PCBを設計するとき、考慮すべき最も基本的な質問の1つは、回路関数の要件を実装することで、配線層、グランドプレーンとパワープレーン、プリント回路基板の配線層、接地面、電源をどれだけ必要とするかが必要です。層の数と回路関数、信号の完全性、EMI、EMC、製造コストおよびその他の要件の平面決定。

ほとんどの設計では、PCBのパフォーマンス要件、目標コスト、製造技術、システムの複雑さに関する多くの矛盾する要件があります。 PCBの積層設計は、通常、さまざまな要因を検討した後の妥協決定です。高速デジタルサーキットとウィスカー回路は、通常、多層ボードで設計されています。

カスケードデザインの8つの原則を次に示します。

1. Dエラミネーション

多層PCBには、通常、信号層、電源（P）平面、および接地（GND）平面があります。パワープレーンとグランドプレーンは、通常、隣接する信号線の電流に適した低インピーダンス電流の戻りパスを提供するセグメント化されていない固体平面です。

信号層のほとんどは、これらの電源または地上基準平面層の間にあり、対称または非対称の帯域系を形成します。多層PCBの上下層は通常、コンポーネントと少量の配線を配置するために使用されます。これらの信号の配線は、配線によって引き起こされる直接放射を減らすのに長すぎてはなりません。

2。単一の電源参照平面を決定します

デカップリングコンデンサの使用は、電源の整合性を解決するための重要な尺度です。デカップリングコンデンサは、PCBの上部と下部にのみ配置できます。デカップリングコンデンサ、はんだパッド、および穴のパスのルーティングは、デカップリングコンデンサの効果に深刻な影響を与えます。これは、デカップリングコンデンサのルーティングが可能な限り短くて広く、ホールに接続されたワイヤーが可能であることを設計に必要とする必要があります。また、できるだけ短くしてください。たとえば、高速デジタル回路では、デカップリングコンデンサをPCBの最上層に配置することができます。レイヤー2を電源レイヤーとして高速デジタル回路（プロセッサなど）に割り当てることができます。レイヤー3信号層として、およびレイヤー4として高速デジタル回路グラウンドとして。

さらに、同じ高速デジタルデバイスによって駆動される信号ルーティングが、基準面と同じ電力層を取得することを確認する必要があり、この電力層は高速デジタルデバイスの電源層です。

3. マルチパワーリファレンスプレーンを決定します

多電力基準面は、異なる電圧を持ついくつかの固体領域に分割されます。信号層がマルチパワー層に隣接している場合、近くの信号層の信号電流は不十分なリターンパスに遭遇し、リターンパスのギャップにつながります。

高速デジタル信号の場合、この不合理なリターンパス設計は深刻な問題を引き起こす可能性があるため、高速デジタル信号配線がマルチパワーリファレンスプレーンから離れる必要があります。

4.複数の地上参照面を決定します

 複数の地上参照面（接地面）は、コモンモードEMLを減らすことができる優れた低インピーダンス電流の戻りパスを提供できます。グランドプレーンとパワープレーンはしっかりと結合し、信号層を隣接する基準面にしっかりと結合する必要があります。これは、層間の培地の厚さを減らすことで実現できます。

5. 配線の組み合わせを合理的に設計します

信号パスに及ぶ2つの層は、「配線の組み合わせ」と呼ばれます。最適な配線の組み合わせは、ある基準面から別の基準平面に流れるリターン電流を回避するように設計されていますが、代わりに、あるポイント（面）のあるポイント（面）が別のポイントに流れます。複雑な配線を完了するために、配線の層間変換は避けられません。信号がレイヤー間で変換されると、ある基準面から別の基準面にスムーズに流れるように戻すことを保証する必要があります。設計では、隣接する層を配線の組み合わせと見なすことが合理的です。

信号経路が複数のレイヤーに及ぶ必要がある場合、通常、それを配線の組み合わせとして使用するのは合理的な設計ではありません。複数の層を通るパスは、戻り電流のために斑状ではないためです。スプリングは、スルーホールの近くにデカップリングコンデンサを配置するか、参照面間の培地の厚さを減らすことで減らすことができますが、それは良い設計ではありません。

6.配線方向の設定

配線方向が同じ信号層に設定されている場合、ほとんどの配線方向が一貫していることを確認し、隣接する信号層の配線方向に直交する必要があります。たとえば、1つの信号層の配線方向を「Y軸」方向に設定でき、別の隣接する信号層の配線方向を「X軸」方向に設定できます。

7。a均一な層構造をドップしました 

設計されたPCBラミネーションから、古典的なラミネーション設計は奇妙な層ではなく、ほぼすべて均等な層であることがわかります。この現象はさまざまな要因によって引き起こされます。

プリント回路基板の製造プロセスから、回路基板内のすべての導電層がコア層に保存されていることがわかります。コア層の材料は、コア層を完全に使用する場合、一般に両面クラッディングボードであることがわかります。 、プリント回路基板の導電性層は

レイヤー印刷回路板でさえコストの利点があります。培地と銅の覆いが存在しないため、PCB原材料の奇数の層のコストは、PCBの層の偶数のコストよりもわずかに低いです。ただし、奇数層PCBの処理コストは、コアレイヤー構造プロセスに基づいて非標準的なラミネートコア層結合プロセスを追加する必要があるため、偶数層PCBの処理コストよりも明らかに高くなっています。共通のコア層構造と比較して、コア層構造の外側に銅の被覆を追加すると、生産効率が低下し、生産サイクルが長くなります。ラミネートの前に、外側のコア層には追加の処理が必要であるため、外側の層を引っ掛けたり誤ったりするリスクが高まります。外部ハンドリングの増加により、製造コストが大幅に増加します。

プリント回路基板の内側と外層が多層回路結合プロセスの後に冷却されると、異なる積層張力は、印刷回路基板に異なる程度の曲げを生成します。そして、ボードの厚さが増加すると、2つの異なる構造を持つ複合印刷回路基板を曲げるリスクが増加します。奇数層回路基板は曲がりやすく、偶数層の印刷回路基板は曲げを避けることができます。

印刷回路基板が奇数の電力層と偶数の信号層で設計されている場合、電力層を追加する方法を採用できます。別の簡単な方法は、他の設定を変更せずにスタックの中央に接地層を追加することです。つまり、PCBは奇数のレイヤーで配線されているため、中央に接地層が複製されます。

8.  費用対価

製造コストに関しては、多層回路基板は、同じPCBエリアを備えた単一および二重層回路基板よりも間違いなく高価であり、レイヤーが多いほどコストが高くなります。ただし、シグナルの整合性、EML、EMC、およびその他のパフォーマンスインジケーターを確保するために、回路関数と回路基板の小型化の実現を検討する場合は、可能な限りマルチレイヤー回路基板を使用する必要があります。全体として、マルチ層回路基板と単一層と2層回路基板のコストの違いは、予想よりもはるかに高くありません