スイッチング電源のスイッチング特性により、スイッチング電源は大きな電磁両立性障害を引き起こしやすいです。電源エンジニア、電磁両立性エンジニア、または PCB レイアウト エンジニアは、電磁両立性問題の原因を理解し、対策を解決する必要があります。特にレイアウト エンジニアは、ダーティ スポットの拡大を回避する方法を知る必要があります。この記事では、電源基板設計のポイントを中心に紹介します。

1. いくつかの基本原則: どのワイヤにもインピーダンスがあります。電流は常に、最小のインピーダンスを持つ経路を自動的に選択します。放射線強度は電流、周波数、ループ面積に関係します。コモンモード干渉は、グランドに対する大きな dv/dt 信号の相互容量に関係します。 EMIの低減と耐干渉能力の強化の原理は似ています。

2. 電源、アナログ、高速デジタル、各機能ブロックごとにレイアウトを分割してください。

3. 大きな di/dt ループの面積を最小限に抑え、大きな dv/dt 信号線の長さ (または面積、幅) を減らします。トレース面積が増加すると、分布容量が増加します。一般的なアプローチは次のとおりです。トレース幅はできるだけ大きくするようにしますが、余分な部分は削除します）。放射線を減らすために隠れた領域を減らすために直線的に歩くようにしてください。

4. 誘導クロストークは主に大きな di/dt ループ (ループ アンテナ) によって引き起こされ、誘導強度は相互インダクタンスに比例するため、これらの信号の相互インダクタンスを減らすことがより重要です (主な方法は相互インダクタンスを減らすことです)。ループ領域を増やし、距離を増やします)。性的クロストークは主に大きな dv/dt 信号によって発生し、誘導強度は相互静電容量に比例します。これらの信号のすべての相互静電容量を減らすこと（主な方法は、有効結合領域を減らして距離を延ばすことです。相互静電容量は距離の増加とともに減少します。より高速になる）がより重要です。

5. 図 1 に示すように、ループ キャンセルの原理を使用して、大きな di/dt ループの面積をさらに縮小してみます (ツイスト ペアと同様)
ループキャンセルの原理を使用して、耐干渉能力を向上させ、伝送距離を延ばします):

図 1、ループ キャンセル (昇圧回路のフリーホイーリング ループ)

6. ループ面積を縮小すると、放射が減少するだけでなく、ループのインダクタンスも減少し、回路のパフォーマンスが向上します。

7. ループ領域を縮小するには、各トレースのリターン パスを正確に設計する必要があります。

8. 複数の PCB がコネクタを介して接続されている場合、特に大きな di/dt 信号、高周波信号、または敏感な信号の場合、ループ領域を最小限に抑えることも考慮する必要があります。 1 本の信号線が 1 本のアース線に対応し、2 本の線ができるだけ近くにあることが最善です。必要に応じて、ツイストペア線を接続に使用できます (各ツイストペア線の長さは、ノイズの半波長の整数倍に相当します)。コンピューターのケースを開けると、マザーボードとフロント パネル間の USB インターフェイスがツイスト ペアで接続されていることがわかります。これは、干渉防止と輻射の低減のためにツイスト ペア接続が重要であることを示しています。

9. データ ケーブルの場合は、ケーブル内により多くのアース線を配置し、これらのアース線がケーブル内で均等に分散されるようにしてください。これにより、ループ領域を効果的に減らすことができます。

10. 基板間接続線の一部には低周波信号がありますが、この低周波信号には高周波ノイズ（伝導、輻射）が多く含まれているため、取り扱いを誤るとノイズが放射されやすくなります。

11. 配線するときは、まず大電流のトレースと放射線の影響を受けやすいトレースを考慮してください。

12. スイッチング電源には通常、入力、出力、スイッチ、フリーホイーリングの 4 つの電流ループがあります (図 2)。このうち、入力および出力の電流ループはほぼ直流であり、emiはほとんど発生しませんが、妨害を受けやすいです。スイッチング電流ループとフリーホイーリング電流ループの di/dt は大きいため、注意が必要です。
図 2、降圧回路の電流ループ

13. mos (igbt) 管のゲート駆動回路には、通常、大きな di/dt も含まれています。

14. 干渉を避けるため、大電流、高周波、高電圧回路内に制御回路やアナログ回路などの小信号回路を配置しないでください。

つづく…..