スイッチング電源のスイッチング特性により、スイッチング電源は大きな電磁両立性障害を引き起こしやすいです。電源エンジニア、電磁両立性エンジニア、または PCB レイアウト エンジニアは、電磁両立性問題の原因を理解し、対策を解決する必要があります。特にレイアウト エンジニアは、ダーティ スポットの拡大を回避する方法を知る必要があります。この記事では、電源基板設計のポイントを中心に紹介します。

15. 影響を受けやすい（敏感な）信号ループ領域と配線長を削減して、干渉を減らします。

16. 小信号トレースは、カップリングを減らすために大きな dv/dt 信号ライン (スイッチ管の C 極または D 極、バッファ (スナバ) およびクランプ ネットワークなど) から遠く離れています。また、グランド (または結合をさらに低減するには、グランドをグランド プレーンに適切に接触させる必要があります。同時に、誘導性クロストークを防ぐために、小信号トレースは大規模な di/dt 信号ラインからできるだけ離す必要があります。小さな信号がトレースされるときは、大きな dv/dt 信号の下に入らない方がよいでしょう。小信号配線の背面を接地 (同じ接地) できる場合、それに結合されるノイズ信号も低減できます。

17. これらの大きな dv/dt および di/dt 信号トレース (スイッチング デバイスの C/D 極およびスイッチ管ラジエーターを含む) の周囲および背面にアースを置き、上部と下部を使用することをお勧めします。ビアホール接続を介してグランドの層を形成し、このグランドを低インピーダンスのトレースを使用して共通グランドポイント (通常はスイッチチューブの E/S 極、またはサンプリング抵抗) に接続します。これにより、放射 EMI を低減できます。小信号グランドをこのシールドグランドに接続しないでください。接続しないと、より大きな干渉が発生する可能性があることに注意してください。大きな dv/dt トレースは、通常、相互容量を通じてラジエーターと近くのグランドに干渉をもたらします。スイッチチューブラジエーターをシールドアースに接続するのが最善です。表面実装スイッチング デバイスを使用すると、相互静電容量も減少し、結合が減少します。

18. ビアが通過するすべての層に干渉するため、干渉を受けやすいトレースにはビアを使用しないことが最善です。

19. シールドにより放射 EMI を低減できますが、対接地静電容量の増加により伝導 EMI (コモン モードまたは外部差動モード) が増加しますが、シールド層が適切に接地されている限り、それほど増加することはありません。実際の設計で考慮することができます。

20. 共通インピーダンスの干渉を防ぐため、接地は一点接地、電源は一点から供給してください。

21. スイッチング電源には通常、入力電力大電流グランド、出力電力大電流グランド、および小信号制御グランドの 3 つのグランドがあります。アース接続方法を次の図に示します。

22. 接地する場合は、接地の性質を判断してから接続してください。サンプリングや誤差増幅用のグランドは通常、出力コンデンサのマイナス極に接続し、サンプリング信号は通常、出力コンデンサのプラス極から取り出す必要があります。通常、小信号制御グランドとドライブグランドは、共通インピーダンス干渉を防ぐために、スイッチ管の E/S 極またはサンプリング抵抗にそれぞれ接続する必要があります。通常、ICのコントロールグランドとドライブグランドは別々に引き出されることはありません。このとき、共通インピーダンスの干渉を最小限に抑え、電流サンプリングの精度を向上させるために、サンプリング抵抗からグランドまでのリード線のインピーダンスを可能な限り小さくする必要があります。

23. 出力電圧サンプリング ネットワークは、出力ではなくエラー アンプの近くに配置するのが最適です。これは、低インピーダンス信号は高インピーダンス信号よりも干渉の影響を受けにくいためです。拾うノイズを減らすために、サンプリング トレースは可能な限り互いに近づける必要があります。

24. 相互インダクタンスを低減するために、インダクタ、特にエネルギー蓄積インダクタとフィルタ インダクタのレイアウトが互いに遠く離れて垂直になるように注意してください。

25. 高周波コンデンサと低周波コンデンサを並列で使用する場合は、高周波コンデンサが近くにあるため、レイアウトに注意してください。

26. 低周波干渉は一般に差動モード (1M 未満) であり、高周波干渉は一般にコモンモードであり、通常は放射線によって結合されます。

27. 高周波信号が入力リード線に結合されると、EMI (コモンモード) が形成されやすくなります。電源の近くの入力リードに磁気リングを置くことができます。 EMI が減少した場合は、この問題が発生していることを示しています。この問題の解決策は、結合を減らすか、回路の EMI を減らすことです。高周波ノイズがきれいにフィルタリングされずに入力リードに伝導すると、EMI (差動モード) も発生します。現時点では、磁気リングでは問題を解決できません。入力リード線が電源の近くにある 2 つの高周波インダクタ (対称) を接続します。減少は、この問題が存在することを示します。この問題の解決策は、フィルタリングを改善するか、バッファリングやクランプなどの手段によって高周波ノイズの発生を低減することです。

28. ディファレンシャルモードとコモンモード電流の測定:

29. EMI フィルタは、可能な限り入力ラインに近づける必要があり、EMI フィルタの前段と後段の間の結合を最小限に抑えるために、入力ラインの配線は可能な限り短くする必要があります。入力ワイヤはシャーシのアースでシールドするのが最適です (方法は上で説明したとおりです)。出力 EMI フィルタも同様に扱う必要があります。入力ラインと高 dv/dt 信号トレースの間の距離を増やすようにして、レイアウトでそれを考慮してください。