1: プリントワイヤの幅を選択する基準: プリントワイヤの最小幅はワイヤを流れる電流に関係します。線幅が小さすぎる、プリントワイヤの抵抗が大きく、電圧降下が大きくなります。回線上の電流が大きくなり、回路のパフォーマンスに影響を与えます。線幅が広すぎると配線密度が高くなくなり、基板面積が増大し、コストが増加するだけでなく、微細化にもつながりません。電流負荷を20A/mm2として計算すると、銅張箔の厚さが0.5MMの場合（通常はこれだけ多い）、線幅1MM（約40MIL）の電流負荷は1Aとなるので、線幅は1 ～ 2.54 MM (40 ～ 100 MIL) とみなされると、一般的なアプリケーション要件を満たすことができます。高電力機器基板上のアース線と電源は、電力サイズに応じて適切に増設できます。低消費電力のデジタル回路では、配線密度を向上させるため、最小線幅は0.254～1.27MM（10～15MIL）で満足できます。同じ回路基板に電源コードがあります。アース線は信号線よりも太いです。

2: 線間隔: 1.5MM (約 60 MIL) の場合、線間の絶縁抵抗は 20 M オームを超え、線間の最大電圧は 300 V に達する可能性があります。線間隔が 1MM (40 MIL) の場合）、線間最大電圧は200Vです。 したがって、中低圧（線間電圧が200V以下）の回路基板では、線間隔は1.0～1.5MM（40～60MIL）となります。 。デジタル回路システムなどの低電圧回路では、製造プロセスが許す限り、耐圧を考慮する必要はなく、非常に小さくすることができます。

3: パッド: 1/8W 抵抗器の場合、パッドのリード線の直径は 28MIL で十分ですが、1/2W の場合、直径は 32MIL で、リード穴が大きすぎ、パッドの銅リング幅が相対的に狭くなります。パッドの密着性が低下します。脱落しやすく、リード穴が小さすぎ、部品の配置が困難です。

4: 回路境界線を描きます: 境界線とコンポーネントのピン パッドの間の最短距離は 2MM 未満にすることはできません (通常は 5MM がより合理的です)。そうでない場合、材料を切断するのは困難です。

5: 部品レイアウトの原則: A: 一般原則: PCB 設計において、回路システム内にデジタル回路とアナログ回路の両方が存在する場合。大電流回路と同様に、システム間の結合を最小限に抑えるために、それらも個別にレイアウトする必要があります。同じタイプの回路では、コンポーネントは信号の流れの方向と機能に従ってブロックとパーティションに配置されます。

6: 入出力の干渉を減らすために、入力信号処理ユニット、出力信号駆動素子を基板側に近づけ、入出力信号線をできるだけ短くしてください。

7: コンポーネントの配置方向: コンポーネントは水平と垂直の 2 方向にのみ配置できます。それ以外の場合、プラグインは許可されません。

8: 要素の間隔。中密度基板の場合、低電力抵抗器、コンデンサ、ダイオード、その他のディスクリート コンポーネントなどの小型コンポーネント間の間隔は、プラグインおよび溶接プロセスに関係します。ウェーブはんだ付け中、コンポーネントの間隔は 50 ～ 100MIL (1.27 ～ 2.54MM) になる可能性があります。 100MIL の集積回路チップなど、より大きい場合、コンポーネントの間隔は通常 100 ～ 150MIL です。

9: 部品間の電位差が大きい場合、放電を防ぐために部品間の間隔を十分に大きくする必要があります。

10: IC 内では、デカップリング コンデンサはチップの電源グランド ピンの近くに配置する必要があります。そうしないと、フィルタリングの効果が悪くなります。デジタル回路では、デジタル回路システムの信頼性の高い動作を保証するために、IC デカップリング コンデンサが各デジタル集積回路チップの電源とグランドの間に配置されます。デカップリングコンデンサは一般的に容量0.01～0.1UFのセラミックチップコンデンサを使用します。デカップリング コンデンサ容量の選択は、一般にシステム動作周波数 F の逆数に基づいて行われます。さらに、回路電源の入口の電源ラインとグランドの間に 10UF コンデンサと 0.01 UF セラミック コンデンサも必要です。

11: 時計回路の接続長を短くするため、時針回路部品をシングルチップマイコンチップのクロック信号ピンにできるだけ近づけてください。また、下に配線を通さない方が良いでしょう。