高速基板に関する難しい問題がいくつかありますが、疑問は解決されましたか?

PCBの世界から

 

1. 高速 PCB 設計回路図を設計する際に、インピーダンス整合をどのように考慮すればよいですか?

高速 PCB 回路を設計する場合、インピーダンス整合は設計要素の 1 つです。インピーダンス値は、表層(マイクロストリップ)や内層(ストリップライン/ダブルストリップライン)の上を歩くか、基準層(電源層やグランド層)からの距離、配線幅、PCB材質などの配線方法と絶対的な関係があります。など。両方とも配線の特性インピーダンス値に影響します。

つまり、配線後にインピーダンス値を決定することができる。一般に、シミュレーション ソフトウェアは、使用される回路モデルまたは数学的アルゴリズムの制限により、一部の不連続な配線条件を考慮に入れることができません。このとき回路図上で予約できるのは直列抵抗など一部のターミネータ(終端)のみです。配線インピーダンスの不連続性の影響を軽減します。この問題の本当の解決策は、配線時にインピーダンスの不連続を避けるように努めることです。
画像
2. PCB 基板内に複数のデジタル/アナログ機能ブロックがある場合、従来の方法はデジタル/アナログ グランドを分離することです。理由は何ですか?

デジタル/アナロググランドを分離する理由は、デジタル回路では高電位と低電位が切り替わる際に電源とグランドにノイズが発生するためです。ノイズの大きさは、信号の速度と電流の大きさに関係します。

グランドプレーンが分割されておらず、デジタル領域の回路によって発生するノイズが大きく、アナログ領域の回路が非常に近い場合、デジタルからアナログへの信号が交差しなくても、アナログ信号は依然としてグランドによって干渉されます。ノイズ。つまり、非分割デジタルアナログ方式は、アナログ回路領域と大きなノイズを発生するデジタル回路領域が離れている場合にのみ使用できます。

 

3. 高速 PCB 設計では、設計者は EMC および EMI ルールをどの側面から考慮する必要がありますか?

一般に、EMI/EMC 設計では、放射と伝導の両方の側面を同時に考慮する必要があります。前者は高周波部分 (>30MHz) に属し、後者は低周波部分 (<30MHz) に属します。したがって、高周波だけに注意を払い、低周波を無視することはできません。

優れた EMI/EMC 設計では、レイアウトの開始時にデバイスの位置、PCB スタックの配置、重要な接続方法、デバイスの選択などを考慮する必要があります。事前にもっと良い取り決めがなければ、後から解決されます。半分の労力で2倍の結果が得られ、コストも増加します。

たとえば、クロック ジェネレーターの位置は外部コネクタにできるだけ近づけないでください。高速信号はできるだけ内層に伝送する必要があります。特性インピーダンスのマッチングと反射を低減するためのリファレンス層の連続性に注意してください。高さを低くするには、デバイスによってプッシュされる信号のスルー レートを可能な限り小さくする必要があります。周波数コンポーネントでは、デカップリング/バイパス コンデンサを選択する際、その周波数応答が電源プレーンのノイズを低減する要件を満たしているかどうかに注意してください。

また、高周波信号電流のリターンパスに注意し、ループ面積をできるだけ小さく(つまりループインピーダンスを小さく)して輻射を低減してください。高周波ノイズの範囲を制御するためにグランドを分割することもできます。最後に、PCB とハウジングの間のシャーシ グランドを適切に選択します。
画像
4. PCB 基板を作成するとき、干渉を減らすために、アース線は閉和形式を形成する必要がありますか?

PCB 基板を作成する場合、干渉を減らすためにループ領域は通常縮小されます。アース線を敷設する際は、閉じた形で敷設するのではなく、枝状に配置し、できるだけ地面の面積を増やすことが望ましいです。

 

画像
5. 信号の完全性を向上させるためにルーティング トポロジを調整するにはどうすればよいですか?

この種のネットワーク信号の方向は、単方向信号、双方向信号、およびさまざまなレベルの信号ではトポロジへの影響が異なり、どのトポロジが信号品質に有利であるかを判断するのが難しいため、より複雑になります。また、事前シミュレーションを行う場合、どのトポロジを使用するかはエンジニアにとって非常に要求が厳しく、回路原理、信号の種類、さらには配線の難しさまで理解する必要があります。
画像
6. 100Mを超える信号の安定性を確保するためのレイアウトと配線はどのように対処すればよいですか?

高速デジタル信号配線の鍵は、信号品質に対する伝送ラインの影響を軽減することです。したがって、100M を超える高速信号のレイアウトでは、信号配線をできるだけ短くする必要があります。デジタル回路では、高速信号は信号の立ち上がり遅延時間で決まります。

さらに、信号の種類 (TTL、GTL、LVTTL など) が異なると、信号品質を確保するための方法も異なります。