PCB設計において、アナログ回路とデジタル回路の違いはなぜ大きいのでしょうか?

業界の発展傾向を反映して、エンジニアリング分野のデジタル設計者やデジタル回路基板設計の専門家の数は増え続けています。デジタル設計の重視は電子製品に大きな発展をもたらしましたが、それは依然として存在しており、アナログまたは実際の環境とインターフェースする回路設計が常に存在します。アナログ分野とデジタル分野の配線戦略にはいくつかの類似点がありますが、より良い結果を得たい場合、配線戦略が異なるため、単純な回路配線設計はもはや最適な解決策ではありません。

この記事では、バイパスコンデンサ、電源、グランド設計、電圧誤差、PCB 配線によって引き起こされる電磁干渉 (EMI) の観点から、アナログ配線とデジタル配線の基本的な類似点と相違点について説明します。

回路基板上にバイパスコンデンサまたはデカップリングコンデンサを追加し、基板上でこれらのコンデンサを配置することは、デジタルおよびアナログ設計の常識です。しかし興味深いことに、その理由は異なります。

アナログ配線設計では、通常、電源上の高周波信号をバイパスするためにバイパスコンデンサが使用されます。バイパスコンデンサが追加されていない場合、これらの高周波信号が電源ピンを介して敏感なアナログチップに入る可能性があります。一般に、これらの高周波信号の周波数は、アナログデバイスが高周波信号を抑制する能力を超えています。アナログ回路にバイパスコンデンサを使用しない場合、信号経路にノイズが混入し、ひどい場合には振動を引き起こす可能性があります。

アナログおよびデジタル PCB 設計では、バイパスコンデンサまたはデカップリングコンデンサ (0.1uF) をデバイスのできるだけ近くに配置する必要があります。電源デカップリングコンデンサ (10uF) は、回路基板の電源ライン入口に配置する必要があります。いずれの場合も、これらのコンデンサのピンは短くする必要があります。

図 2 の回路基板では、電源線とアース線の配線に異なるルートが使用されています。この不適切な連携により、回路基板上の電子部品や回路は電磁干渉を受けやすくなります。

図 3 の単一パネルでは、回路基板上のコンポーネントへの電源線とアース線が互いに近接しています。この回路基板の電源線とグランド線の整合率は、図2に示すように適切です。回路基板内の電子部品や回路が電磁妨害（EMI）を受ける確率は、679/12.8倍に減少します。約54回。
　　
コントローラーやプロセッサーなどのデジタルデバイスの場合も、デカップリングコンデンサーが必要ですが、その理由は異なります。これらのコンデンサの機能の 1 つは、「小型」充電バンクとして機能することです。

デジタル回路では、通常、ゲート状態の切り替えを実行するために大量の電流が必要です。スイッチング過渡電流はスイッチング中にチップ上で生成され、回路基板を流れるため、追加の「予備」電荷を持っておくと有利です。スイッチング動作時に十分な充電がないと、電源電圧が大きく変動します。電圧変化が大きすぎると、デジタル信号レベルが不確実な状態になり、デジタルデバイス内のステートマシンが誤動作する可能性があります。

回路基板のトレースを流れるスイッチング電流によって電圧が変化し、回路基板のトレースには寄生インダクタンスが生じます。次の式を使用して電圧変化を計算できます: V = LdI/dt。その中には、V = 電圧変化、L = 回路基板トレースのインダクタンス、dI = トレースを通る電流変化、dt = 電流変化時間があります。
　　
したがって、多くの理由から、電源またはアクティブデバイスの電源ピンにバイパス (またはデカップリング) コンデンサを適用することをお勧めします。

電源コードとアース線は一緒に配線する必要があります

電源コードとアース線の位置が適切に一致しているため、電磁干渉の可能性が低減されます。電源ラインとグランドラインの整合が取れていないとシステムループが形成され、ノイズが発生する可能性があります。

電源線とグランド線が適切に一致していない PCB 設計の例を図 2 に示します。この回路基板では、設計されたループ面積は 697cm² です。図 3 に示す方法を使用すると、回路基板上または回路基板外の放射ノイズがループ内に電圧を引き起こす可能性を大幅に低減できます。

アナログ配線戦略とデジタル配線戦略の違い

▍グランドプレーンが問題

回路基板の配線に関する基本的な知識は、アナログ回路とデジタル回路の両方に適用できます。基本的な経験則は、中断のないグランドプレーンを使用することです。この常識は、グランド電位を変化させ、アナログ回路にノイズが入る原因となる、デジタル回路における dI/dt (電流の時間変化) 効果を軽減します。

デジタル回路とアナログ回路の配線技術は、1 つの例外を除いて基本的に同じです。アナログ回路の場合、もう 1 つの注意点があります。それは、グランドプレーン内のデジタル信号ラインとループをアナログ回路からできるだけ遠ざけることです。これは、アナロググランドプレーンをシステムグランド接続に個別に接続するか、アナログ回路を回路基板の遠端、つまり回線の終端に配置することによって実現できます。これは、信号経路上の外部干渉を最小限に抑えるために行われます。

デジタル回路ではこれを行う必要はなく、グランドプレーン上の多くのノイズを問題なく許容できます。

図 4 (左) は、デジタルスイッチング動作をアナログ回路から分離し、回路のデジタル部分とアナログ部分を分離します。 (右) 高周波と低周波をできるだけ離し、高周波成分を基板のコネクタに近づける必要があります。

図 5 PCB 上に 2 つの近接した配線をレイアウトすると、寄生容量が形成されやすくなります。この種の静電容量の存在により、一方のトレースでの急速な電圧変化により、もう一方のトレースに電流信号が生成される可能性があります。

図 6 トレースの配置に注意を払わないと、PCB 内のトレースによってラインインダクタンスと相互インダクタンスが発生する可能性があります。この寄生インダクタンスは、デジタルスイッチング回路などの回路の動作に非常に有害です。

▍コンポーネントの位置

上で述べたように、各 PCB 設計では、回路のノイズ部分と「静かな」部分 (非ノイズ部分) を分離する必要があります。一般に、デジタル回路はノイズが「豊富」であり、ノイズの影響を受けません (デジタル回路の電圧ノイズ耐性が大きいため)。逆に、アナログ回路の電圧ノイズ耐性ははるかに小さいです。

2 つの回路のうち、アナログ回路はスイッチングノイズに最も敏感です。混合信号システムの配線では、図 4 に示すように、これら 2 つの回路を分離する必要があります。
　　
▍PCB設計により発生する寄生成分

問題を引き起こす可能性のある 2 つの基本的な寄生要素、寄生容量と寄生インダクタンスは、PCB 設計で容易に形成されます。

回路基板を設計する場合、2 つの配線を互いに近くに配置すると寄生容量が発生します。これを行うことができます。 2 つの異なるレイヤー上で、一方のトレースをもう一方のトレースの上に配置します。または、図 5 に示すように、同じレイヤー上で 1 つのトレースをもう 1 つのトレースの隣に配置します。
　　
これら 2 つのトレース構成では、一方のトレースの時間の経過に伴う電圧の変化 (dV/dt) により、もう一方のトレースに電流が発生する可能性があります。もう一方のトレースが高インピーダンスの場合、電場によって生成された電流が電圧に変換されます。
　　
高速電圧過渡現象は、アナログ信号設計のデジタル側で最も頻繁に発生します。電圧過渡が速いトレースが高インピーダンスのアナログトレースに近い場合、この誤差はアナログ回路の精度に重大な影響を与えます。この環境では、アナログ回路には 2 つの欠点があります。1 つはノイズ耐性がデジタル回路よりもはるかに低いことです。高インピーダンスの配線がより一般的です。
　　
次の 2 つの手法のいずれかを使用すると、この現象を軽減できます。最も一般的に使用される手法は、容量方程式に従ってトレース間のサイズを変更することです。変更する最も効果的なサイズは、2 つのトレース間の距離です。変数 d が静電容量方程式の分母にあることに注意してください。 d が増加すると、容量性リアクタンスが減少します。変更できるもう 1 つの変数は、2 つのトレースの長さです。この場合、長さ L が減少し、2 つのトレース間の容量性リアクタンスも減少します。
　　
もう 1 つの手法は、これら 2 つのトレースの間にアース線を敷設することです。アース線は低インピーダンスなので、図 5 に示すように、このような配線をもう 1 つ追加すると、干渉電界が弱まります。
　　
回路基板内の寄生インダクタンスの原理は、寄生容量の原理と似ています。 2つのトレースをレイアウトすることもできます。 2 つの異なるレイヤー上で、一方のトレースをもう一方のトレースの上に配置します。または、図 6 に示すように、同じレイヤー上に 1 つのトレースを他のトレースの隣に配置します。

これら 2 つの配線構成では、このトレースのインダクタンスによる時間の経過に伴うトレースの電流変化 (dI/dt) により、同じトレースに電圧が発生します。相互インダクタンスの存在により、他の配線に比例した電流が生成されます。最初のトレースの電圧変化が十分に大きい場合、干渉によってデジタル回路の電圧耐性が低下し、エラーが発生する可能性があります。この現象はデジタル回路だけで発生するわけではありませんが、デジタル回路では瞬間的なスイッチング電流が大きいため、この現象はデジタル回路でより一般的に発生します。
　　
電磁干渉源からの潜在的なノイズを除去するには、「静かな」アナログ回線をノイズの多い I/O ポートから分離するのが最善です。低インピーダンスの電源およびグランドネットワークを実現するには、デジタル回路ワイヤのインダクタンスを最小限に抑え、アナログ回路の容量結合を最小限に抑える必要があります。
　　
03

結論

デジタル範囲とアナログ範囲を決定したら、PCB を成功させるには慎重な配線が不可欠です。実験室環境で製品の最終的な成功をテストするのは難しいため、配線戦略は通常、経験則として誰にでも導入されます。したがって、デジタル回路とアナログ回路の配線戦略は類似しているにもかかわらず、それらの配線戦略の違いを認識し、真剣に受け止める必要があります。