PCB ボードの作成とは、設計された回路図を実際の PCB ボードに変えることであることは誰もが知っています。このプロセスを過小評価しないでください。原理的には実現可能でもプロジェクトで達成するのが難しいことや、気分によっては達成できないことでも他の人は達成できることがたくさんあります。
マイクロエレクトロニクスの分野における 2 つの大きな問題は、高周波信号と微弱信号の処理です。この点において、PCB の生産レベルは特に重要です。同じ原理設計、同じコンポーネント、異なる人が PCB を製造しても、異なる結果が得られます。では、どうすれば良い PCB 基板を作成できるのでしょうか?
1.設計目標を明確にする
設計タスクを受け取った後、最初に行うことは、通常のPCBボード、高周波PCBボード、小信号処理PCBボード、または高周波と小信号処理PCBボードの両方の設計目標を明確にすることです。通常のPCBボードの場合、レイアウトが合理的できちんとしていて、機械的なサイズが正確である限り、中負荷ラインや長いラインなど、処理に特定の手段を使用し、負荷を軽減し、長いラインを処理する必要があります。ドライブを強化し、ロングラインの反射を防ぐことに重点を置いています。ボード上に 40MHz を超える信号線がある場合は、信号線間のクロストークやその他の問題など、これらの信号線について特別な考慮を払う必要があります。周波数が高くなると配線の長さの制限が厳しくなります。分散パラメータのネットワーク理論によれば、高速回路とそのワイヤの間の相互作用が決定的な要素であり、システム設計において無視することはできません。ゲートの伝送速度が増加すると、それに応じて信号線上の抵抗も増加し、隣接する信号線間のクロストークも正比例して増加します。通常、高速回路は消費電力や発熱も大きいため、高速基板には十分な注意が必要です。
基板上にミリボルトレベル、さらにはマイクロボルトレベルの微弱な信号がある場合、これらの信号ラインには特別な注意が必要です。小さな信号は弱すぎるため、他の強い信号からの干渉の影響を非常に受けやすくなります。多くの場合、シールド対策が必要になります。そうしないと、信号対ノイズ比が大幅に低下します。そのため、有用な信号がノイズにかき消され、効果的に抽出できなくなります。
ボードのコミッショニングも設計段階で考慮する必要があります。テスト ポイントの物理的な位置、テスト ポイントの絶縁、その他の要因は無視できません。これは、一部の小さな信号や高周波信号をボードに直接追加できないためです。測定するプローブ。
さらに、基板の層数、使用するコンポーネントのパッケージ形状、基板の機械的強度など、他の関連要素も考慮する必要があります。 PCB 基板を作成する前に、設計の設計を行う必要があります。目標を念頭に置いて。
2.使用するコンポーネントの機能のレイアウトと配線の要件を知る
ご存知のとおり、LOTI や APH で使用されるアナログ信号アンプなど、一部の特殊なコンポーネントには、レイアウトと配線に特別な要件があります。アナログ信号増幅器には、安定した電源供給と小さなリップルが必要です。アナログ小信号部はパワーデバイスからできるだけ離してください。 OTI ボードでは、小信号増幅部分にも、浮遊電磁干渉をシールドするためのシールドが特別に装備されています。 NTOIボードで使用されているGLINKチップはECLプロセスを使用しており、消費電力が大きく発熱も激しいです。レイアウトでは放熱の問題を考慮する必要があります。自然放熱を利用する場合、GLINK チップは空気循環がスムーズな場所に設置する必要があり、放出された熱が他のチップに大きな影響を与えることはありません。ボードにホーンやその他の高出力デバイスが装備されている場合、電源に重大な汚染を引き起こす可能性があるため、この点にも十分な注意が必要です。
3.コンポーネントのレイアウトに関する考慮事項
コンポーネントのレイアウトで最初に考慮すべき要素の 1 つは電気的性能です。密接な接続を持つコンポーネントを可能な限り一緒に配置します。特に一部の高速回線では、配線をできるだけ短くし、電力信号用デバイスと小信号用デバイスを分離してレイアウトする必要があります。回路の性能を満たすことを前提として、部品は整然と配置され、美しく、テストしやすいものでなければなりません。ボードの機械的サイズとソケットの位置も真剣に考慮する必要があります。
高速システムにおけるグランドとインターコネクトの伝送遅延時間も、システム設計で考慮すべき最初の要素です。信号ラインの伝送時間は、システム全体の速度、特に高速 ECL 回路の速度に大きな影響を与えます。集積回路ブロック自体は高速ですが、底板の共通配線による遅延時間の増加（線路長30cmあたり約2nsの遅延）により、システム速度が大幅に低下する可能性があります。シフト レジスタ、同期カウンタと同様に、この種の同期動作部分は同じプラグイン ボードに配置するのが最適です。異なるプラグイン ボードへのクロック信号の伝送遅延時間が等しくないため、シフト レジスタが発生する可能性があります。主なエラーは、ボード上に配置できない場合、同期が重要な場所であり、共通のクロック ソースからプラグイン ボードまでのクロック ラインの長さが等しくなければならないことです。
4.配線上の注意事項
OTNI とスターファイバーネットワークの設計が完了したため、将来的には高速信号線を備えた 100MHz 以上のボードが設計される予定です。
