PCBボードを作成することは、設計された回路図を実際のPCBボードに変えることであることを知っています。このプロセスを過小評価しないでください。原則として実行可能であるが、プロジェクトで達成するのは難しいことや、他の人が気分を達成できないことを達成することができる多くのことがあります。
マイクロエレクトロニクスの分野における2つの主要な困難は、高周波信号と弱い信号の処理です。この点で、PCBの生産レベルは特に重要です。同じ原則設計、同じコンポーネント、さまざまな人がPCBを生成した場合、結果は異なる場合、優れたPCBボードを作成する方法は？
1.設計目標について明確にしてください
設計タスクを受信した後、最初に行うことは、通常のPCBボード、高周波PCBボード、小信号処理PCBボード、または高頻度および小信号処理PCBボードである設計目標を明確にすることです。レイアウトが合理的できれいである限り、それが通常のPCBボードである場合、メカニカルサイズが中程度の負荷ラインやロングラインなどの正確な場合、処理に特定の手段を使用し、負荷を減らし、長い線を減らす必要があります。ドライブを強化すると、焦点は長い線の反射を防ぐことです。ボードに40MHz以上の信号線がある場合、線やその他の問題の間のクロストークなど、これらの信号線について特別な考慮事項を行う必要があります。周波数が高い場合、配線の長さにはより厳密な制限があります。分散パラメーターのネットワーク理論によれば、高速回路とそのワイヤとの相互作用は決定的な因子であり、システム設計では無視できません。ゲートの伝送速度が増加すると、信号線の反対がそれに応じて増加し、隣接する信号線間のクロストークは直接的に増加します。通常、高速回路の消費電力と熱散逸も大きいため、高速PCBに十分な注意を払う必要があります。
ボード上にミリボルトレベルまたはマイクロボルトレベルの弱い信号がある場合、これらの信号ラインには特別な注意が必要です。小さな信号は弱すぎて、他の強い信号からの干渉を受けやすくなります。多くの場合、シールド測定が必要です。そうしないと、信号対雑音比が大幅に削減されます。そのため、有用な信号はノイズによってown死し、効果的に抽出することはできません。
ボードの試運転は、設計段階、テストポイントの物理的位置、テストポイントの分離、およびその他の要因を無視することもできません。測定するプローブ。
さらに、ボードのレイヤー数、使用したコンポーネントのパッケージング形状、ボードの機械的強度など、PCBボードを実行する前に、設計の設計を作成するなど、他のいくつかの関連要因を考慮する必要があります。目標を念頭に置いています。
2.使用されるコンポーネントの機能のレイアウトと配線の要件を知る
私たちが知っているように、一部の特別なコンポーネントには、APHが使用するロティやアナログ信号アンプなど、レイアウトと配線に特別な要件があります。アナログ信号アンプには、安定した電源と小さなリップルが必要です。アナログの小さな信号部分は、できるだけパワーデバイスから遠く離れている必要があります。 OTIボードでは、小さな信号増幅部分には、迷った電磁干渉を保護するためのシールドが特別に装備されています。 NTOIボードで使用されるグリンクチップは、ECLプロセスを使用し、消費電力は大きく、熱は深刻です。レイアウトでは、熱散逸の問題を考慮する必要があります。自然の熱散逸を使用する場合、グリンクチップは空気循環が滑らかであり、放出される熱が他のチップに大きな影響を与えることはできません。ボードにホーンまたはその他の高出力デバイスが装備されている場合、電源に重大な汚染を引き起こすことが可能です。
3.コンポーネントレイアウトの考慮事項
コンポーネントのレイアウトで考慮すべき最初の要因の1つは、電気性能です。コンポーネントをできるだけ接続してコンポーネントを接続します。特にいくつかの高速線の場合、レイアウトは可能な限り短くする必要があり、電源信号と小さな信号デバイスを分離する必要があります。回路のパフォーマンスを満たすという前提で、コンポーネントはきちんと配置され、美しく、テストしやすくする必要があります。ボードの機械的サイズとソケットの位置も真剣に検討する必要があります。
高速システムでの地上と相互接続の伝送遅延時間も、システム設計で考慮される最初の要因です。信号ラインの伝送時間は、特に高速ECL回路のシステム全体の速度に大きな影響を与えます。積分回路ブロック自体は高速であるが、ボトムプレート上の一般的なインターコネクトによってもたらされる遅延時間が増加するため、システム速度を大幅に低下させることができる（30cmラインの長さあたり約2ns遅延）。シフトレジスタと同様に、同期カウンターこの種の同期作業部は、同じプラグインボードに最もよく配置されます。主な誤差は、ボードに配置できない場合、同期では重要な場所です。一般的なクロックソースからクロックラインの長さのプラグインボードまで等しくする必要があります
4.配線のための考慮
OTNIおよびSTARファイバーネットワーク設計が完了すると、将来設計する高速信号ラインを備えた100MHz +ボードがさらに増えます。
