高速 PCB 設計の学習プロセスにおいて、クロストークは習得する必要がある重要な概念です。これは電磁干渉が伝播する主な経路です。非同期信号線、制御線、および I/O ポートが配線されます。クロストークは、回路やコンポーネントの機能に異常を引き起こす可能性があります。

クロストーク

信号が伝送線路上を伝播する際の電磁結合による、隣接する伝送線路への望ましくない電圧ノイズ干渉を指します。この干渉は、伝送線路間の相互インダクタンスと相互容量によって引き起こされます。 PCB 層のパラメータ、信号線の間隔、駆動端と受信端の電気的特性、および線の終端方法はすべて、クロストークに一定の影響を与えます。

クロストークを克服するための主な対策は次のとおりです。

平行配線の間隔を広げ、3W ルールに従ってください。

平行ワイヤの間に接地された絶縁ワイヤを挿入します。

配線層とグランドプレーン間の距離を短くしてください。

ライン間のクロストークを減らすには、ライン間隔を十分に大きくする必要があります。線路中心間隔が線路幅の３倍以上であれば、相互干渉せずに電界の７０％を保つことができ、これを３Ｗルールと呼ぶ。相互に干渉せずに電界の 98% を達成したい場合は、10W の間隔を使用できます。

注: 実際の PCB 設計では、3W ルールはクロストークを回避するための要件を完全に満たすことはできません。

PCB のクロストークを回避する方法

PCB 内のクロストークを回避するために、エンジニアは次のような PCB 設計とレイアウトの側面から検討できます。

1. ロジックデバイスを機能別にシリーズ分けし、バス構造を厳密に管理します。

2. コンポーネント間の物理的距離を最小限に抑えます。

3. 高速信号線とコンポーネント (水晶発振器など) は、I/() 相互接続インターフェイスや、データ干渉やカップリングの影響を受けやすいその他の領域から遠く離れた場所に配置する必要があります。

4. 高速回線に正しい終端を提供します。

5. 互いに平行な長距離の配線を避け、配線間に十分な間隔をあけて誘導結合を最小限に抑えます。

6. 隣接する層の配線 (マイクロストリップまたはストリップライン) は、層間の容量結合を防ぐために互いに直交する必要があります。

7. 信号とグランドプレーンの間の距離を短くします。

8. 高ノイズ発生源 (クロック、I/O、高速相互接続) のセグメント化と分離、および異なる信号が異なる層に分散されます。

9. 信号線間の距離をできるだけ長くすることで、容量性クロストークを効果的に低減できます。

10. リード線のインダクタンスを減らし、回路内で非常に高いインピーダンス負荷と非常に低いインピーダンス負荷の使用を避け、アナログ回路の負荷インピーダンスを loQ と lokQ の間で安定させるように努めます。高インピーダンス負荷は容量性クロストークを増加させるため、非常に高いインピーダンス負荷を使用する場合は動作電圧が高くなるため容量性クロストークが増加し、非常に低いインピーダンス負荷を使用する場合は動作電流が大きいため誘導性クロストークが増加します。増加。

11. 高速周期信号を PCB の内層に配置します。

12. インピーダンス整合技術を使用して、BT 証明書信号の整合性を確保し、オーバーシュートを防ぎます。

13. 立ち上がりの速い信号（tr≦3ns）については、グランドをラッピングするなどのクロストーク防止処理を行い、EFT1BやESDによる干渉を受けフィルタリングされていない信号線をPCB端に配置することにご注意ください。 。

14. 可能な限りグランドプレーンを使用してください。グランドプレーンを使用する信号ラインは、グランドプレーンを使用しない信号ラインと比較して 15 ～ 20dB の減衰が得られます。

15.信号の高周波信号と敏感な信号はグランドで処理され、ダブルパネルでのグランド技術の使用により10〜15dBの減衰が達成されます。

16. 平衡線、シールド線、または同軸線を使用してください。

17. 嫌がらせ信号線と敏感な線をフィルタリングします。

18. 層と配線を合理的に設定し、配線層と配線間隔を合理的に設定し、並列信号の長さを短くし、信号層とプレーン層の間の距離を短くし、信号線の間隔を広げ、並列の長さを短くします。信号線（臨界長さの範囲内）、これらの対策によりクロストークを効果的に低減できます。