2021年3月19日、PCB Worldから

PCB設計を行うとき、インピーダンスマッチング、EMIルールなどのさまざまな問題に遭遇することがよくあります。この記事は、すべての人に高速PCBに関連するいくつかの質問と回答をまとめました。

1.高速PCB設計回路図を設計する際にインピーダンスマッチングを考慮する方法
高速PCB回路を設計するとき、インピーダンスマッチングは設計要素の1つです。インピーダンス値は、表面層（マイクロストリップ）または内側の層（ストリップライン/ダブルストリップライン）の歩行、基準層（電力層または接地層）からの距離、配線幅、PCB材料などなど、配線方法と絶対的な関係があります。どちらもトレースの特徴的なインピーダンス値に影響します。

つまり、インピーダンス値は配線後にのみ決定できます。一般に、シミュレーションソフトウェアは、回路モデルまたは使用される数学的アルゴリズムの制限により、不連続な配線条件を考慮することはできません。現時点では、シリーズ抵抗などの一部のターミネーター（終了）のみを概略図に予約できます。トレースインピーダンスにおける不連続性の影響を軽減します。問題の本当の解決策は、配線時にインピーダンスの不連続性を避けようとすることです。

2。PCBボードに複数のデジタル/アナログ関数ブロックがある場合、従来の方法はデジタル/アナロググラウンドを分離することです。理由は何ですか？
デジタル/アナロググラウンドを分離する理由は、デジタル回路が高電位と低電位を切り替えるときに電力と地面にノイズを生成するためです。ノイズの大きさは、信号の速度と電流の大きさに関連しています。

グランドプレーンが分割されておらず、デジタルエリア回路によって生成されたノイズが大きく、アナログエリアの回路が非常に近い場合、デジタルからアナログの信号が交差しない場合でも、アナログ信号は地面のノイズによって干渉されます。つまり、アナログ回路領域が大きなノイズを生成するデジタル回路領域から遠く離れている場合にのみ、分割されていないデジタルアナログ法は使用できます。

3。高速PCB設計では、デザイナーがEMCおよびEMIのルールを考慮すべき側面はどれですか？
一般に、EMI/EMC設計は、同時に放射された側面と実施された側面の両方を考慮する必要があります。前者はより高い周波数部（> 30MHz）に属し、後者はより低い周波数部（<30MHz）です。したがって、高頻度に注意を払うだけで、低周波部分を無視することはできません。

優れたEMI/EMC設計では、レイアウトの開始時に、デバイスの場所、PCBスタック配置、重要な接続方法、デバイスの選択などを考慮する必要があります。事前に良い取り決めがなければ、それはその後解決されます。結果の2倍の努力で努力の半分になり、コストが増加します。

たとえば、クロックジェネレーターの位置は、外部コネクタにできるだけ近くではありません。高速信号は、可能な限り内側の層に移動する必要があります。特徴的なインピーダンスマッチングと、反射を減らすための基準層の連続性に注意してください。デバイスによってプッシュされる信号のスルーレートは、高さを減らすためにできるだけ小さくする必要があります。周波数コンポーネントは、デカップリング/バイパスコンデンサを選択するときに、その周波数応答がパワープレーンのノイズを減らすための要件を満たしているかどうかに注意してください。

さらに、高周波信号電流のリターンパスに注意を払い、ループ領域をできるだけ小さく（つまり、ループインピーダンスを可能な限り小さくする）、放射線を減らします。地面は、高周波ノイズの範囲を制御するために分割することもできます。最後に、PCBとハウジングの間のシャーシ地面を適切に選択します。

4. PCBボードを作成するとき、干渉を減らすために、接地ワイヤーは閉鎖型を形成する必要がありますか？
PCBボードを作成すると、干渉を減らすためにループ領域が一般的に減少します。地面を敷くときは、閉じた形で置くべきではありませんが、枝の形に配置する方が良いでしょう。地面の領域はできるだけ増やす必要があります。

5.信号の整合性を改善するためにルーティングトポロジを調整する方法は？
この種のネットワーク信号方向はより複雑です。なぜなら、単方向、双方向シグナル、および異なるレベルの信号の場合、トポロジの影響は異なっており、どのトポロジーが信号の品質に有益であるかを言うことは困難です。そして、シミュレーション前のトポロジーがエンジニアに非常に厳しいものであり、回路の原則、信号の種類、さらには配線の難易度を理解する必要があります。

6. 100mを超える信号の安定性を確保するために、レイアウトと配線に対処する方法は？
高速デジタル信号配線の鍵は、信号品質に対する伝送ラインの影響を減らすことです。したがって、100mを超える高速信号のレイアウトには、信号トレースができるだけ短くする必要があります。デジタル回路では、高速信号は信号上昇遅延時間によって定義されます。

さらに、さまざまなタイプの信号（TTL、GTL、LVTTLなど）には、信号の品質を確保するためのさまざまな方法があります。