01
パワーレイアウト関連

デジタルサーキットはしばしば不連続な電流を必要とするため、一部の高速デバイスではインラッシュ電流が生成されます。

電力トレースが非常に長い場合、イングラッシュ電流の存在は高周波ノイズを引き起こし、この高周波ノイズは他の信号に導入されます。高速回路では、必然的に寄生性インダクタンス、寄生抵抗性、寄生容量があります。そのため、最終的に高周波ノイズは他の回路に結合され、寄生インダクタンスの存在は、最大停止の停止に耐えられるトレースの能力にもつながります。

したがって、デジタルデバイスの前にバイパスコンデンサを追加することが特に重要です。静電容量が大きいほど、透過エネルギーは透過速度によって制限されるため、一般的に大きな静電容量と小さな静電容量が組み合わされて、完全な周波数範囲を満たします。

ホットスポットを避けてください：信号VIAは、電力層と最下層にボイドを生成します。したがって、VIASの不合理な配置は、電源または接地面の特定の領域の電流密度を増加させる可能性があります。現在の密度が増加するこれらの領域は、ホットスポットと呼ばれます。

したがって、飛行機が分割されないようにするために、この状況を避けるために最善を尽くして、最終的にはEMCの問題につながります。

通常、ホットスポットを回避する最良の方法は、VIASをメッシュパターンに配置することです。これにより、現在の密度が均一であり、平面が同時に分離されないようにすることです。リターンパスは長すぎず、EMCの問題は発生しません。

02
トレースの曲げ方

高速信号ラインを敷設するときは、信号線をできるだけ曲げないようにしてください。トレースを曲げる必要がある場合は、急性または直角でトレースするのではなく、鈍角を使用してください。

高速信号ラインを敷設するとき、蛇行したラインを使用して等しい長さを達成します。同じ蛇紋岩のラインは、実際には一種の曲がりです。ライン幅、間隔、曲げ方はすべて合理的に選択され、間隔は4W/1.5Wルールを満たす必要があります。

03
信号の近接

高速信号線間の距離が近すぎる場合、クロストークを生成するのは簡単です。レイアウト、ボードフレームサイズ、その他の理由により、高速信号ライン間の距離が必要な距離を超える場合があります。その後、ボトルネックの近くで可能な限り高速信号ライン間の距離を増やすことができます。距離。

実際、スペースで十分な場合は、2つの高速信号線間の距離を増やすようにしてください。

03
信号の近接

高速信号線間の距離が近すぎる場合、クロストークを生成するのは簡単です。レイアウト、ボードフレームサイズ、その他の理由により、高速信号ライン間の距離が必要な距離を超える場合があります。その後、ボトルネックの近くで可能な限り高速信号ライン間の距離を増やすことができます。距離。

実際、スペースで十分な場合は、2つの高速信号線間の距離を増やすようにしてください。

05
インピーダンスは継続的ではありません

トレースのインピーダンス値は、一般に、そのライン幅とトレースと基準平面間の距離に依存します。トレースが広くなるほど、そのインピーダンスが低くなります。一部のインターフェイス端子とデバイスパッドでは、原則も適用されます。

インターフェイス端子のパッドが高速信号ラインに接続されている場合、この時点でパッドが特に大きく、高速信号ラインが特に狭い場合、大きなパッドのインピーダンスは小さく、狭いトレースには大きなインピーダンスが必要です。この場合、インピーダンスの不連続性が発生し、インピーダンスが不連続である場合、信号反射が発生します。

したがって、この問題を解決するために、禁止された銅シートがインターフェイス端子またはデバイスの大きなパッドの下に配置され、パッドの基準面を別の層に配置してインピーダンスを増加させてインピーダンスを連続させます。

Viasは、インピーダンスの不連続性のもう1つの源です。この効果を最小限に抑えるために、内側の層に接続された不必要な銅の皮膚を除去する必要があります。

実際、この種の操作は、設計中にCADツールによって排除されるか、PCB処理メーカーに連絡して不必要な銅を排除し、インピーダンスの連続性を確保することができます。

Viasは、インピーダンスの不連続性のもう1つの源です。この効果を最小限に抑えるために、内側の層に接続された不必要な銅の皮膚を除去する必要があります。

実際、この種の操作は、設計中にCADツールによって排除されるか、PCB処理メーカーに連絡して不必要な銅を排除し、インピーダンスの連続性を確保することができます。

ディファレンシャルペアにVIAまたはコンポーネントをアレンジすることは禁止されています。バイアスまたはコンポーネントが差動ペアに配置されている場合、EMCの問題が発生し、インピーダンスの不連続性も発生します。

時には、いくつかの高速微分信号線を結合コンデンサと直列に接続する必要があります。結合コンデンサも対称的に配置する必要があり、結合コンデンサのパッケージは大きすぎてはいけません。 0402を使用することをお勧めします。0603も許容され、0805を超えるコンデンサまたはサイドバイサイドのコンデンサを使用しないことをお勧めします。

通常、VIAは巨大なインピーダンスの不連続性を生成するため、高速差動信号線のペアの場合、VIAを削減してみてください。VIASを使用する場合は、対称的に配置します。

07
等しい長さ

一般に、バスなどの高速信号インターフェイスでは、個々の信号線間の到着時間と時間遅延エラーを考慮する必要があります。たとえば、高速パラレルバスのグループでは、セットアップ時間と保留時間の一貫性を確保するために、すべてのデータ信号線の到着時間を特定の時間遅延エラー内で保証する必要があります。この需要を満たすためには、等しい長さを考慮する必要があります。

高速微分信号線は、2つの信号線に厳密な時間遅れを確保する必要があります。そうしないと、通信が失敗する可能性があります。したがって、この要件を満たすために、蛇紋岩のラインを使用して等しい長さを達成することができ、それによって時間遅延の要件を満たすことができます。

蛇紋岩の線は、一般に、遠端ではなく、長さの損失の源に配置する必要があります。ソースでのみ、微分線の正と負の端での信号をほとんどの時間同期的に送信できます。

蛇紋岩の線は、一般に、遠端ではなく、長さの損失の源に配置する必要があります。ソースでのみ、微分線の正と負の端での信号をほとんどの時間同期的に送信できます。

曲がった2つの痕跡があり、2つの間の距離が15mm未満の場合、この時点で2つの間の長さの損失が互いに補償されるため、現時点では等しい長さの処理を行う必要はありません。

高速微分信号線のさまざまな部分について、それらは独立して等しい長さでなければなりません。 VIAS、シリーズ結合コンデンサ、およびインターフェイス端子はすべて、高速微分信号線が2つの部分に分割されているため、現時点では特別な注意を払ってください。

別々に同じ長さでなければなりません。多くのEDAソフトウェアは、DRCで配線全体が失われているかどうかに注意を払うだけです。

LVDSディスプレイデバイスなどのインターフェイスの場合、同時にいくつかのペアの微分ペアがあり、差動ペア間のタイミング要件は一般に非常に厳格であり、時間遅延要件は特に小さいです。したがって、このような微分信号ペアの場合、通常、それらが同じ平面にいることを要求します。補償を行います。さまざまなレイヤーの信号伝送速度が異なるためです。

一部のEDAソフトウェアがトレースの長さを計算すると、パッド内のトレースも長さ内に計算されます。この時点で長さの補償が実行された場合、実際の結果は長さを失います。したがって、この時点でEDAソフトウェアを使用するときは特に注意してください。

いつでも、可能であれば、最終的に等しい長さで蛇紋岩のルーティングを実行する必要性を避けるために、対称ルーティングを選択する必要があります。

スペースが許可されている場合は、蛇行ラインを使用して補償するのではなく、補償を達成するために、短い微分線のソースに小さなループを追加してみてください。