01
電源レイアウト関連
デジタル回路では多くの場合、不連続電流が必要となるため、一部の高速デバイスでは突入電流が発生します。
電源配線が非常に長い場合、突入電流の存在により高周波ノイズが発生し、この高周波ノイズが他の信号に混入します。高速回路では、寄生インダクタンス、寄生抵抗、寄生容量が必然的に存在するため、高周波ノイズは最終的に他の回路に結合し、寄生インダクタンスの存在は配線の耐性にもつながります。最大サージ電流が減少し、その結果、部分的な電圧降下が発生し、回路が動作不能になる可能性があります。
したがって、デジタルデバイスの前にバイパスコンデンサを追加することが特に重要です。静電容量が大きいほど、伝送エネルギーは伝送速度によって制限されるため、一般に、全周波数範囲を満たすために、大きな静電容量と小さな静電容量が組み合わされます。
ホットスポットを避けてください。信号ビアにより電源層と最下層にボイドが生成されます。したがって、ビアを不当に配置すると、電源またはグランド プレーンの特定の領域で電流密度が増加する可能性があります。電流密度が増加するこれらの領域はホットスポットと呼ばれます。
したがって、ビアを設定する際には、最終的に EMC 問題につながるプレーンの分割を防ぐために、この状況を避けるように最善を尽くす必要があります。
通常、ホットスポットを回避する最善の方法は、ビアをメッシュパターンで配置することです。これにより、電流密度が均一になり、プレーンが同時に分離されず、リターンパスが長すぎず、EMC問題が発生しなくなります。起こらない。
02
トレースの曲げ方法
高速信号線を敷設する場合は、信号線を極力曲げないようにしてください。トレースを曲げる必要がある場合は、鋭角または直角でトレースせず、鈍角を使用してください。
高速信号線を敷設する場合、同じ長さを実現するために蛇行線を使用することがよくあります。同じ蛇行した線は、実際には一種の曲がりです。線幅、間隔、曲げ方法はすべて合理的に選択する必要があり、間隔は 4W/1.5W ルールを満たす必要があります。
03
信号の近接性
高速信号線間の距離が近すぎるとクロストークが発生しやすくなります。レイアウトや基板枠サイズなどの理由により、高速信号線間の距離が必要最小距離を超える場合があります。その場合は、ボトルネック付近で高速信号線間の距離を可能な限り広げるしかありません。距離。
実際、スペースが十分にある場合は、2 本の高速信号線間の距離を長くしてみてください。
03
信号の近接性
高速信号線間の距離が近すぎるとクロストークが発生しやすくなります。レイアウトや基板枠サイズなどの理由により、高速信号線間の距離が必要最小距離を超える場合があります。その場合は、ボトルネック付近で高速信号線間の距離を可能な限り広げるしかありません。距離。
実際、スペースが十分にある場合は、2 本の高速信号線間の距離を長くしてみてください。
05
インピーダンスは連続的ではありません
トレースのインピーダンス値は一般に、その線幅とトレースと基準面の間の距離に依存します。トレースの幅が広いほど、そのインピーダンスは低くなります。一部のインターフェイス端子やデバイス パッドにも、この原理が適用されます。
インターフェース端子のパッドが高速信号線に接続されている場合、このときパッドが特に大きく、高速信号線が特に細いと、大きいパッドのインピーダンスが小さく、狭いパッドのインピーダンスが小さくなります。配線には大きなインピーダンスが必要です。この場合、インピーダンスの不連続が発生し、インピーダンスが不連続であると信号の反射が発生します。
そこで、この問題を解決するために、インターフェース端子やデバイスの大きなパッドの下に禁制銅板を置き、パッドの基準面を別の層に置き、インピーダンスを上げてインピーダンスを連続化します。
ビアもインピーダンス不連続の原因となります。この影響を最小限に抑えるには、内層とビアに接続されている不要な銅スキンを除去する必要があります。
実際、この種の操作は、設計中に CAD ツールによって削除するか、PCB 加工メーカーに連絡して不要な銅を削除し、インピーダンスの連続性を確保することができます。
ビアもインピーダンス不連続の原因となります。この影響を最小限に抑えるには、内層とビアに接続されている不要な銅スキンを除去する必要があります。
実際、この種の操作は、設計中に CAD ツールによって削除するか、PCB 加工メーカーに連絡して不要な銅を削除し、インピーダンスの連続性を確保することができます。
差動ペアにビアやコンポーネントを配置することは禁止されています。差動ペアにビアまたはコンポーネントが配置されている場合、EMC 問題が発生し、インピーダンスの不連続性も生じます。
場合によっては、一部の高速差動信号ラインをカップリング コンデンサと直列に接続する必要があります。カップリングコンデンサも対称に配置する必要があり、カップリングコンデンサのパッケージが大きくなりすぎないようにする必要があります。0402 の使用が推奨されますが、0603 も許容されます。0805 を超えるコンデンサや並列コンデンサは使用しないことが最善です。
通常、ビアは大きなインピーダンスの不連続を生じさせるため、高速差動信号線ペアの場合はビアを減らすようにし、ビアを使用したい場合は対称に配置します。
07
等しい長さ
一般にバスなどの一部の高速信号インターフェースでは、各信号線間の到着時間やタイムラグ誤差を考慮する必要があります。たとえば、高速パラレルバスのグループでは、セットアップタイムとホールドタイムの一貫性を確保するために、すべてのデータ信号線の到着時間が一定のタイムラグ誤差以内に保証されなければなりません。この要求を満たすためには、等しい長さを考慮する必要があります。
高速差動信号線は 2 本の信号線に厳密なタイムラグを持たせる必要があり、そうでないと通信が失敗する可能性があります。したがって、この要件を満たすために、蛇行ラインを使用して等しい長さを実現し、それによってタイムラグの要件を満たすことができます。
蛇行ラインは通常、遠端ではなく、長さの損失の原因に配置する必要があります。差動ラインの正端と負端の信号は、ほとんどの場合、ソースでのみ同期して送信できます。
蛇行ラインは通常、遠端ではなく、長さの損失の原因に配置する必要があります。差動ラインの正端と負端の信号は、ほとんどの場合、ソースでのみ同期して送信できます。
曲がっているトレースが 2 つあり、2 つのトレース間の距離が 15 mm 未満の場合、この時点で 2 つのトレースの長さの損失が相互に補償されるため、この時点で等長処理を行う必要はありません。
高速差動信号ラインのさまざまな部分は、独立して同じ長さである必要があります。ビア、直列結合コンデンサ、インターフェイス端子はすべて 2 つの部分に分かれた高速差動信号線ですので、このとき特に注意してください。
別途同じ長さである必要があります。多くの EDA ソフトウェアは、DRC で配線全体が失われたかどうかのみに注意を払うからです。
LVDS ディスプレイ デバイスなどのインターフェイスの場合、同時に数対の差動ペアが存在し、差動ペア間のタイミング要件は一般に非常に厳しく、時間遅延要件は特に小さくなります。したがって、このような差動信号ペアの場合、通常はそれらが同じ平面内にあることが必要です。補償をしてください。異なるレイヤーの信号伝送速度が異なるためです。
一部の EDA ソフトウェアがトレースの長さを計算する場合、パッド内のトレースもその長さ内で計算されます。このとき長さ補正を行うと、実際には長さが失われます。したがって、一部の EDA ソフトウェアを使用するときは、この時点で特に注意してください。
可能であればいつでも、最終的に同じ長さで蛇行配線を実行する必要を避けるために、対称配線を選択する必要があります。
スペースが許せば、蛇行したラインを使用して補償するのではなく、短い差動ラインのソースに小さなループを追加して補償を実現してみてください。