PCB 設計では、電磁両立性 (EMC) とそれに関連する電磁干渉 (EMI) が常にエンジニアの頭を悩ませる 2 つの大きな問題であり、特に今日の回路基板設計とコンポーネントのパッケージングでは小型化が進んでおり、OEM はより高速なシステムを必要としています。
1. クロストークと配線がポイント
配線は、電流が正常に流れるようにするために特に重要です。電流が発振器または他の同様のデバイスから来ている場合、電流をグランドプレーンから離すか、電流を別のトレースと平行に流さないことが特に重要です。 2 つの並列高速信号は EMC と EMI、特にクロストークを発生させます。抵抗経路は最短でなければならず、戻り電流経路もできるだけ短くする必要があります。リターン パス トレースの長さは、送信トレースの長さと同じである必要があります。
EMIに関しては、1つは「侵害配線」、もう1つは「被害配線」と呼ばれます。インダクタンスとキャパシタンスの結合は、電磁場の存在により「犠牲者」配線に影響を及ぼし、それによって「犠牲者配線」上に順方向電流と逆方向電流が生成されます。この場合、信号の送信長と受信長がほぼ等しい安定した環境ではリップルが発生します。
バランスの取れた安定した配線環境では、誘導電流が相互に打ち消し合い、クロストークを排除する必要があります。しかし、私たちは不完全な世界にいますので、そのようなことは起こりません。したがって、私たちの目標は、すべてのトレースのクロストークを最小限に抑えることです。平行線間の幅が線幅の2倍であれば、クロストークの影響を最小限に抑えることができます。たとえば、トレース幅が 5 ミルの場合、2 つの平行に走るトレース間の最小距離は 10 ミル以上である必要があります。
新しい材料や新しいコンポーネントが次々と登場するにつれ、PCB 設計者は電磁適合性と干渉の問題に引き続き対処する必要があります。
2. デカップリングコンデンサ
デカップリング コンデンサを使用すると、クロストークの悪影響を軽減できます。低い AC インピーダンスを確保し、ノイズとクロストークを低減するには、デバイスの電源ピンとグランド ピンの間に配置する必要があります。広い周波数範囲にわたって低インピーダンスを実現するには、複数のデカップリング コンデンサを使用する必要があります。
デカップリング コンデンサを配置する際の重要な原則は、トレース上のインダクタンスの影響を軽減するために、最小の容量値を持つコンデンサをデバイスのできるだけ近くに配置する必要があるということです。この特定のコンデンサはデバイスの電源ピンまたは電源トレースにできるだけ近くに配置し、コンデンサのパッドをビアまたはグランド プレーンに直接接続します。トレースが長い場合は、複数のビアを使用してグランド インピーダンスを最小限に抑えます。
3. PCB を接地します
EMI を低減する重要な方法は、PCB のグランド プレーンを設計することです。最初のステップは、PCB 回路基板の総面積内で接地面積をできるだけ大きくすることです。これにより、エミッション、クロストーク、ノイズを低減できます。各コンポーネントを接地点または接地面に接続するときは、特別な注意を払う必要があります。これを行わないと、信頼性の高いグランドプレーンの中和効果が十分に活用されなくなります。
特に複雑な PCB 設計には、いくつかの安定した電圧があります。理想的には、各基準電圧にはそれぞれ対応するグランド プレーンがあります。ただし、グランド層が多すぎると、PCBの製造コストが増加し、価格が高くなりすぎます。妥協策として、3 ～ 5 つの異なる位置でグランド プレーンを使用し、各グランド プレーンに複数のグランド パーツを含めることができます。これにより、回路基板の製造コストが抑制されるだけでなく、EMI と EMC も削減されます。
EMC を最小限に抑えたい場合は、低インピーダンスの接地システムが非常に重要です。多層 PCB では、銅泥棒や散乱したグランド プレーンではなく、信頼性の高いグランド プレーンを使用することが最善です。これは、グランド プレーンがインピーダンスが低く、電流経路を提供でき、最適な逆信号源であるためです。
信号がグランドに戻る時間の長さも非常に重要です。信号と信号源間の時間は等しくなければなりません。等しくないと、アンテナのような現象が発生し、放射エネルギーが EMI の一部になります。同様に、信号源との間で電流を伝送する配線もできるだけ短くする必要があります。ソースパスとリターンパスの長さが等しくない場合、グランドバウンスが発生し、EMIも発生します。
4. 90°の角度を避ける
EMIを低減するには、直角になると放射が発生するため、配線、ビア、その他のコンポーネントが90°の角度をなすことを避けてください。このコーナーでは、静電容量が増加し、特性インピーダンスも変化し、反射、ひいては EMI が発生します。 90°の角度を避けるために、トレースは少なくとも 2 つの 45° の角度でコーナーに配線する必要があります。
5. ビアの使用には注意が必要です
ほとんどすべての PCB レイアウトでは、異なる層間の導電接続を提供するためにビアを使用する必要があります。ビアはインダクタンスとキャパシタンスを生成するため、PCB レイアウト エンジニアは特に注意する必要があります。場合によっては、配線内にビアが作成されると特性インピーダンスが変化するため、反射も発生します。
また、ビアを使用すると配線の長さが長くなるため、ビアを一致させる必要があることにも注意してください。差動配線の場合、ビアはできるだけ避ける必要があります。これを回避できない場合は、両方のトレースでビアを使用して、信号とリターン パスの遅延を補正します。
6. ケーブルと物理的シールド
デジタル回路とアナログ電流を流すケーブルは寄生容量と寄生インダクタンスを生成し、多くの EMC 関連の問題を引き起こします。ツイストペアケーブルを使用すると、結合レベルが低く抑えられ、発生する磁界が除去されます。高周波信号の場合は、シールドされたケーブルを使用し、EMI 干渉を排除するためにケーブルの前面と背面を接地する必要があります。
物理的シールドとは、システムの全体または一部を金属パッケージで包み、EMI が PCB 回路に侵入するのを防ぎます。この種のシールドは、閉じた接地された導電性コンテナのようなもので、アンテナ ループのサイズを縮小し、EMI を吸収します。