PCB設計では、電磁互換性（EMC）および関連する電磁干渉（EMI）は、特に今日のサーキットボードの設計とコンポーネントパッケージでは、エンジニアが頭痛を引き起こした2つの主要な問題であり、OEMはより高速システムの状況を必要とします。
1.クロストークと配線が重要なポイントです
電流の通常の流れを確保するために、配線は特に重要です。電流がオシレーターまたは他の類似のデバイスから来ている場合、電流を接地面から分離するか、電流を別のトレースに平行に走らないようにすることが特に重要です。 2つの並列高速信号がEMCとEMI、特にCrosstalkを生成します。抵抗経路は最短でなければならず、戻り電流パスはできるだけ短くする必要があります。リターンパストレースの長さは、送信トレースの長さと同じでなければなりません。
EMIの場合、1つは「侵害された配線」と呼ばれ、もう1つは「被害者配線」です。インダクタンスと静電容量の結合は、電磁界の存在により「犠牲者」トレースに影響を与え、それにより「犠牲者の痕跡」に前方と逆電流を生成します。この場合、波紋は、信号の伝送の長さと受信長がほぼ等しい安定した環境で生成されます。
バランスのとれた安定した配線環境では、誘導電流は互いにキャンセルしてクロストークを排除する必要があります。しかし、私たちは不完全な世界にいますが、そのようなことは起こりません。したがって、私たちの目標は、すべての痕跡のクロストークを最小限に抑えることです。平行線間の幅が線の幅の2倍の場合、クロストークの効果を最小限に抑えることができます。たとえば、トレース幅が5ミルの場合、2つの平行な実行トレース間の最小距離は10ミル以上でなければなりません。
新しい材料と新しいコンポーネントが引き続き表示されているため、PCB設計者は電磁互換性と干渉の問題に引き続き対処する必要があります。
2。デカップリングコンデンサ
デカップリングコンデンサは、クロストークの悪影響を減らすことができます。電源ピンとデバイスのグランドピンの間に配置して、低いACインピーダンスを確保し、ノイズとクロストークを減らす必要があります。広い周波数範囲で低インピーダンスを達成するには、複数のデカップリングコンデンサを使用する必要があります。
デカップリングコンデンサを配置するための重要な原則は、最小のコンパシタンス値を持つコンデンサが、トレースのインダクタンス効果を低減するために、デバイスにできるだけ近いことです。この特定のコンデンサは、デバイスの電源ピンまたは電源トレースに可能な限り近く、コンデンサのパッドを直接Viaまたはグランドプレーンに接続します。トレースが長い場合は、複数のVIAを使用して地面のインピーダンスを最小限に抑えます。
3。PCBを接地します
EMIを減らす重要な方法は、PCBグランドプレーンを設計することです。最初のステップは、排出、クロストーク、ノイズを削減できるPCB回路基板の総面積内で、接地領域を可能な限り大きくすることです。各コンポーネントをグラウンドポイントまたはグランドプレーンに接続する際には、特別な注意を払う必要があります。これが行われない場合、信頼できるグランドプレーンの中和効果は十分に活用されません。
特に複雑なPCB設計には、いくつかの安定した電圧があります。理想的には、各参照電圧には独自の対応するグランドプレーンがあります。ただし、接地層が多すぎると、PCBの製造コストが増加し、価格が高くなります。妥協点は、3〜5つの異なる位置で地上飛行機を使用することであり、各地上飛行機には複数の接地部分を含めることができます。これは、回路基板の製造コストを制御するだけでなく、EMIとEMCも削減します。
EMCを最小限に抑えたい場合は、低インピーダンス接地システムが非常に重要です。多層PCBでは、銅の泥棒または散乱した接地面ではなく、信頼できるグランドプレーンを使用するのが最善です。これは、インピーダンスが低く、電流パスを提供できるため、最良の逆信号ソースであるためです。
信号が地面に戻る時間の長さも非常に重要です。信号と信号ソースの間の時間は等しくなければなりません。そうしないと、アンテナのような現象を生成し、放射エネルギーをEMIの一部にします。同様に、信号ソースに電流を送信するトレースは、可能な限り短くする必要があります。ソースパスの長さとリターンパスが等しくない場合、グラウンドバウンスが発生し、EMIも生成されます。
4. 90°の角度を避けてください
EMIを減らすために、線は90°の角度を形成する配線、VIA、その他のコンポーネントを避けます。直角は放射線を生成するためです。このコーナーでは、静電容量が増加し、特徴的なインピーダンスも変化し、反射、EMIにつながります。 90°の角度を避けるために、少なくとも2つの45°の角度で角に痕跡をルーティングする必要があります。
5.慎重にVIASを使用します
ほとんどすべてのPCBレイアウトでは、VIAを使用して、異なるレイヤー間の導電性接続を提供する必要があります。 PCBレイアウトエンジニアは、VIAがインダクタンスと容量を生成するため、特に注意する必要があります。場合によっては、それらは反射も生成します。これは、特徴的なインピーダンスが痕跡で作られたときに変化するためです。
また、VIAはトレースの長さを増加させ、一致させる必要があることを忘れないでください。それが微分痕跡の場合、VIAは可能な限り避けるべきです。避けられない場合は、両方のトレースでVIASを使用して、信号と戻りパスの遅延を補正します。
6。ケーブルと物理シールド
デジタル回路とアナログ電流を運ぶケーブルは、寄生的な容量とインダクタンスを生成し、多くのEMC関連の問題を引き起こします。ツイストペアケーブルを使用すると、結合レベルが低く抑えられ、生成された磁場が除去されます。高周波信号の場合、シールドされたケーブルを使用する必要があり、EMI干渉を排除するためにケーブルの前面と背面を接地する必要があります。
物理的なシールドは、EMIがPCB回路に入るのを防ぐために、システムの全体または一部を金属パッケージで包むことです。この種のシールドは、閉じた接地導電容器のようなもので、アンテナループサイズを縮小し、EMIを吸収します。