Die Durchkontaktierung ist eine der wichtigen Komponenten mehrschichtiger Leiterplatten, und die Bohrkosten machen normalerweise 30 bis 40 % der Kosten einer Leiterplatte aus. Einfach ausgedrückt kann jedes Loch auf der Leiterplatte als Via bezeichnet werden.
Das Grundkonzept des Via:
Aus funktionaler Sicht lassen sich Vias in zwei Kategorien einteilen: Die eine dient als elektrische Verbindung zwischen den Schichten und die andere dient der Befestigung oder Positionierung des Geräts. Aus dem Prozess werden diese Löcher im Allgemeinen in drei Kategorien unterteilt, nämlich Sacklöcher, vergrabene Löcher und Durchgangslöcher.
Sacklöcher befinden sich auf der Ober- und Unterseite der Leiterplatte und haben eine bestimmte Tiefe für die Verbindung des Oberflächenstromkreises und des darunter liegenden Innenstromkreises, wobei die Tiefe der Löcher normalerweise ein bestimmtes Verhältnis (Öffnung) nicht überschreitet.
Das vergrabene Loch bezieht sich auf das Verbindungsloch, das sich in der Innenschicht der Leiterplatte befindet und nicht bis zur Oberfläche der Platine reicht. Die beiden oben genannten Arten von Löchern befinden sich in der Innenschicht der Leiterplatte, die vor dem Laminieren durch den Durchgangslochformprozess vervollständigt wird, und bei der Bildung des Durchgangslochs können sich mehrere Innenschichten überlappen.
Bei der dritten Art handelt es sich um Durchgangslöcher, die durch die gesamte Leiterplatte verlaufen und zur Herstellung interner Verbindungen oder als Installationspositionierungslöcher für Komponenten verwendet werden können. Da das Durchgangsloch bei diesem Verfahren einfacher zu erreichen ist und die Kosten geringer sind, wird es bei der überwiegenden Mehrheit der Leiterplatten anstelle der beiden anderen Durchgangslöcher verwendet. Die folgenden Löcher gelten ohne besondere Anweisungen als Durchgangslöcher.
Aus gestalterischer Sicht besteht eine Durchkontaktierung hauptsächlich aus zwei Teilen: Der eine ist die Mitte des Bohrlochs und der andere der Schweißpadbereich um das Bohrloch herum. Die Größe dieser beiden Teile bestimmt die Größe des Vias.
Offensichtlich wollen die Designer beim Hochgeschwindigkeits-PCB-Design mit hoher Dichte immer das Loch so klein wie möglich machen, damit mehr Verdrahtungsraum übrig bleibt. Darüber hinaus ist die eigene parasitäre Kapazität umso kleiner und besser geeignet, je kleiner die Durchkontaktierung ist für Hochgeschwindigkeitsstrecken.
Die Reduzierung der Via-Größe bringt allerdings auch einen Kostenanstieg mit sich, und die Lochgröße kann nicht unbegrenzt reduziert werden, sie wird durch die Bohr- und Galvaniktechnik begrenzt: Je kleiner das Loch, desto länger dauert das Bohren, desto einfacher ist es ist vom Zentrum abzuweichen; Wenn die Lochtiefe mehr als das Sechsfache des Lochdurchmessers beträgt, kann nicht sichergestellt werden, dass die Lochwand gleichmäßig mit Kupfer beschichtet werden kann.
Wenn beispielsweise die Dicke (Durchgangslochtiefe) einer normalen 6-lagigen Leiterplatte 50 Mil beträgt, kann der minimale Bohrdurchmesser, den Leiterplattenhersteller unter normalen Bedingungen bereitstellen können, nur 8 Mil erreichen. Mit der Entwicklung der Laserbohrtechnologie kann die Größe der Bohrung auch immer kleiner werden, und der Durchmesser des Lochs beträgt im Allgemeinen weniger als oder gleich 6 Mil, wir werden Mikrolöcher genannt.
Beim HDI-Design (High Density Interconnect Structure) werden häufig Mikrolöcher verwendet. Mithilfe der Mikrolochtechnologie kann das Loch direkt auf das Pad gebohrt werden, was die Schaltungsleistung erheblich verbessert und Platz für die Verkabelung spart. Das Via erscheint als Bruchpunkt der Impedanzdiskontinuität auf der Übertragungsleitung und verursacht eine Reflexion des Signals. Im Allgemeinen ist die äquivalente Impedanz des Lochs etwa 12 % niedriger als die der Übertragungsleitung. Beispielsweise wird die Impedanz einer 50-Ohm-Übertragungsleitung um 6 Ohm verringert, wenn sie durch das Loch verläuft (insbesondere und die Größe der Durchkontaktierung). die Plattendicke hängt auch damit zusammen, keine absolute Reduzierung).
Allerdings ist die durch die Impedanzdiskontinuität verursachte Reflexion tatsächlich sehr gering und ihr Reflexionskoeffizient beträgt nur:
(44-50)/(44 + 50) = 0,06
Die durch die Durchkontaktierung entstehenden Probleme konzentrieren sich eher auf die Auswirkungen parasitärer Kapazität und Induktivität.
Parasitäre Kapazität und Induktivität von Via
Im Via selbst liegt eine parasitäre Streukapazität vor. Wenn der Durchmesser der Lötwiderstandszone auf der verlegten Schicht D2 beträgt, beträgt der Durchmesser des Lötpads D1, die Dicke der Leiterplatte beträgt T und die Dielektrizitätskonstante des Substrats beträgt ε, die parasitäre Kapazität des Durchgangslochs ist ungefähr:
C=1,41εTD1/(D2-D1)
Der Haupteffekt der parasitären Kapazität auf die Schaltung besteht darin, die Anstiegszeit des Signals zu verlängern und die Geschwindigkeit der Schaltung zu verringern.
Wenn beispielsweise bei einer Leiterplatte mit einer Dicke von 50 Mil der Durchmesser des Via-Pads 20 Mil beträgt (der Durchmesser des Bohrlochs beträgt 10 Mil) und der Durchmesser der Lötwiderstandszone 40 Mil beträgt, können wir die parasitäre Kapazität annähern das Via durch die obige Formel:
C=1,41x4,4x0,050x0,020/(0,040-0,020)=0,31pF
Die durch diesen Teil der Kapazität verursachte Änderung der Anstiegszeit beträgt ungefähr:
T10-90=2,2C(Z0/2)=2,2x0,31x(50/2)=17,05ps
Aus diesen Werten ist ersichtlich, dass der Nutzen der Anstiegsverzögerung, die durch die parasitäre Kapazität einer einzelnen Durchkontaktierung verursacht wird, zwar nicht sehr offensichtlich ist, dass jedoch mehrere Löcher verwendet werden, wenn die Durchkontaktierung mehrmals in der Leitung zum Umschalten zwischen Schichten verwendet wird. und das Design sollte sorgfältig überlegt werden. Im tatsächlichen Design kann die parasitäre Kapazität reduziert werden, indem der Abstand zwischen dem Loch und dem Kupferbereich (Anti-Pad) vergrößert oder der Durchmesser des Pads verringert wird.
Beim Entwurf digitaler Hochgeschwindigkeitsschaltungen ist der durch die parasitäre Induktivität verursachte Schaden oft größer als der Einfluss der parasitären Kapazität. Seine parasitäre Serieninduktivität schwächt den Beitrag des Bypass-Kondensators und schwächt die Filterwirkung des gesamten Stromversorgungssystems.
Wir können die folgende empirische Formel verwenden, um einfach die parasitäre Induktivität einer Durchgangslochnäherung zu berechnen:
L=5,08h[ln(4h/d)+1]
Dabei bezieht sich L auf die Induktivität des Vias, h auf die Länge des Vias und d auf den Durchmesser des zentralen Lochs. Aus der Formel ist ersichtlich, dass der Durchmesser des Vias nur einen geringen Einfluss auf die Induktivität hat, während die Länge des Vias den größten Einfluss auf die Induktivität hat. Unter Verwendung des obigen Beispiels kann die Induktivität außerhalb des Lochs wie folgt berechnet werden:
L=5,08x0,050[ln(4x0,050/0,010)+1]=1,015nH
Wenn die Anstiegszeit des Signals 1 ns beträgt, beträgt seine äquivalente Impedanzgröße:
XL=πL/T10-90=3,19Ω
Eine solche Impedanz kann bei Vorhandensein eines hochfrequenten Stroms nicht ignoriert werden. Beachten Sie insbesondere, dass der Bypass-Kondensator beim Verbinden der Leistungsschicht und der Formation durch zwei Löcher verlaufen muss, damit die parasitäre Induktivität des Lochs vervielfacht wird.
Wie verwende ich das Via?
Anhand der obigen Analyse der parasitären Eigenschaften des Lochs können wir erkennen, dass beim Hochgeschwindigkeits-PCB-Design scheinbar einfache Löcher oft große negative Auswirkungen auf das Schaltungsdesign haben. Um die durch die parasitäre Wirkung des Lochs verursachten nachteiligen Auswirkungen zu reduzieren, kann das Design so weit wie möglich sein:
Wählen Sie aus den beiden Aspekten Kosten und Signalqualität eine angemessene Größe der Durchkontaktierung. Bei Bedarf können Sie unterschiedliche Größen von Durchkontaktierungen in Betracht ziehen, z. B. für Stromversorgungs- oder Erdungskabellöcher, Sie können eine größere Größe in Betracht ziehen, um die Impedanz zu verringern, und für die Signalverkabelung können Sie eine kleinere Durchkontaktierung verwenden. Mit abnehmender Größe der Durchkontaktierung steigen natürlich auch die entsprechenden Kosten
Aus den beiden oben diskutierten Formeln lässt sich schließen, dass die Verwendung einer dünneren Leiterplatte dazu beiträgt, die beiden parasitären Parameter der Durchkontaktierung zu reduzieren
Die Signalverkabelung auf der Platine sollte möglichst nicht verändert werden, d.h. auf unnötige Vias verzichten.
In die Pins des Netzteils und der Masse müssen Durchkontaktierungen gebohrt werden. Je kürzer die Leitung zwischen den Pins und den Vias ist, desto besser. Um die äquivalente Induktivität zu reduzieren, können mehrere Löcher parallel gebohrt werden.
Platzieren Sie einige geerdete Durchgangslöcher in der Nähe der Durchgangslöcher des Signalwechsels, um die nächstgelegene Schleife für das Signal bereitzustellen. Sie können sogar einige überschüssige Erdungslöcher auf der Leiterplatte anbringen.
Bei Hochgeschwindigkeits-Leiterplatten mit hoher Dichte können Sie die Verwendung von Mikrolöchern in Betracht ziehen.