Khi thiết kế PCB, một trong những câu hỏi cơ bản nhất cần xem xét là thực hiện các yêu cầu chức năng của mạch cần bao nhiêu lớp dây, mặt phẳng đất và mặt phẳng nguồn, lớp dây bảng mạch in, mặt phẳng đất và nguồn điện. xác định mặt phẳng số lượng lớp và chức năng mạch, tính toàn vẹn tín hiệu, EMI, EMC, chi phí sản xuất và các yêu cầu khác.

Đối với hầu hết các thiết kế, có nhiều yêu cầu trái ngược nhau về yêu cầu hiệu suất PCB, chi phí mục tiêu, công nghệ sản xuất và độ phức tạp của hệ thống. Thiết kế nhiều lớp của PCB thường là một quyết định thỏa hiệp sau khi xem xét nhiều yếu tố khác nhau. Các mạch kỹ thuật số tốc độ cao và mạch râu thường được thiết kế bằng bảng mạch nhiều lớp.

Dưới đây là tám nguyên tắc cho thiết kế xếp tầng:

1. Dsự tách biệt

Trong PCB đa lớp, thường có lớp tín hiệu (S), mặt phẳng cấp nguồn (P) và mặt phẳng nối đất (GND). Mặt phẳng nguồn và mặt phẳng NHÓM thường là các mặt phẳng rắn không phân đoạn sẽ cung cấp đường trở lại dòng điện trở kháng thấp tốt cho dòng điện của các đường tín hiệu lân cận.

Hầu hết các lớp tín hiệu được đặt giữa các nguồn điện này hoặc các lớp mặt phẳng tham chiếu mặt đất, tạo thành các đường dải đối xứng hoặc không đối xứng. Các lớp trên cùng và dưới cùng của PCB nhiều lớp thường được sử dụng để đặt các bộ phận và một lượng nhỏ dây dẫn. Việc nối dây các tín hiệu này không được quá dài để giảm bức xạ trực tiếp do nối dây gây ra.

2. Xác định mặt phẳng tham chiếu công suất đơn

Việc sử dụng tụ điện tách rời là một biện pháp quan trọng để giải quyết tính toàn vẹn của nguồn điện. Tụ tách chỉ có thể được đặt ở trên và dưới của PCB. Việc định tuyến tụ điện tách, miếng hàn và lỗ xuyên sẽ ảnh hưởng nghiêm trọng đến hiệu quả của tụ điện tách, điều này đòi hỏi thiết kế phải xem xét rằng việc định tuyến tụ điện tách phải càng ngắn và rộng càng tốt, và dây nối với lỗ phải cũng phải càng ngắn càng tốt. Ví dụ, trong mạch kỹ thuật số tốc độ cao, có thể đặt tụ điện tách ở lớp trên cùng của PCB, gán lớp 2 cho mạch kỹ thuật số tốc độ cao (như bộ xử lý) làm lớp nguồn, lớp 3 làm lớp tín hiệu và lớp 4 làm mặt đất cho mạch kỹ thuật số tốc độ cao.

Ngoài ra, cần đảm bảo rằng việc định tuyến tín hiệu được điều khiển bởi cùng một thiết bị kỹ thuật số tốc độ cao có cùng lớp năng lượng với mặt phẳng tham chiếu và lớp năng lượng này là lớp cung cấp năng lượng của thiết bị kỹ thuật số tốc độ cao.

3. Xác định mặt phẳng tham chiếu đa năng

Mặt phẳng tham chiếu đa công suất sẽ được chia thành nhiều vùng rắn có điện áp khác nhau. Nếu lớp tín hiệu liền kề với lớp đa năng, dòng tín hiệu trên lớp tín hiệu gần đó sẽ gặp đường trở về không đạt yêu cầu, điều này sẽ dẫn đến các khoảng trống trên đường trở về.

Đối với tín hiệu số tốc độ cao, thiết kế đường dẫn trở lại không hợp lý này có thể gây ra vấn đề nghiêm trọng, do đó yêu cầu nối dây tín hiệu số tốc độ cao phải cách xa mặt phẳng tham chiếu nhiều nguồn.

4.Xác định nhiều mặt phẳng tham chiếu mặt đất

 Nhiều mặt phẳng tham chiếu mặt đất (mặt phẳng nối đất) có thể cung cấp đường trở lại dòng điện trở kháng thấp tốt, có thể làm giảm EMl ở chế độ chung. Mặt phẳng đất và mặt phẳng nguồn phải được ghép chặt chẽ và lớp tín hiệu phải được ghép chặt với mặt phẳng tham chiếu liền kề. Điều này có thể đạt được bằng cách giảm độ dày của môi trường giữa các lớp.

5. Thiết kế kết hợp dây điện hợp lý

Hai lớp được kéo dài bởi đường dẫn tín hiệu được gọi là “tổ hợp nối dây”. Sự kết hợp nối dây tốt nhất được thiết kế để tránh dòng điện trở lại chạy từ mặt phẳng tham chiếu này sang mặt phẳng tham chiếu khác mà thay vào đó chạy từ một điểm (mặt) của mặt phẳng tham chiếu này sang mặt phẳng tham chiếu khác. Để hoàn thành hệ thống dây điện phức tạp, việc chuyển đổi hệ thống dây điện giữa các lớp là không thể tránh khỏi. Khi tín hiệu được chuyển đổi giữa các lớp, dòng trở lại phải được đảm bảo truyền trơn tru từ mặt phẳng tham chiếu này sang mặt phẳng tham chiếu khác. Trong thiết kế, việc coi các lớp liền kề là tổ hợp dây là hợp lý.

Nếu một đường dẫn tín hiệu cần trải rộng trên nhiều lớp thì việc sử dụng nó làm tổ hợp dây thường không phải là một thiết kế hợp lý, bởi vì đường dẫn qua nhiều lớp không bị chắp vá đối với dòng điện trở lại. Mặc dù lò xo có thể được giảm đi bằng cách đặt một tụ điện tách gần lỗ xuyên qua hoặc giảm độ dày của môi trường giữa các mặt phẳng tham chiếu nhưng đó không phải là một thiết kế tốt.

6.Thiết lập hướng đi dây

Khi hướng đi dây được đặt trên cùng một lớp tín hiệu, cần đảm bảo rằng hầu hết các hướng đi dây đều nhất quán và phải trực giao với hướng đi dây của các lớp tín hiệu lân cận. Ví dụ: hướng đi dây của một lớp tín hiệu có thể được đặt thành hướng “trục Y” và hướng đi dây của lớp tín hiệu lân cận khác có thể được đặt thành hướng “trục X”.

7. Achấm cấu trúc lớp chẵn 

Có thể nhận thấy từ thiết kế cán màng PCB rằng thiết kế cán cổ điển hầu như đều là các lớp chẵn chứ không phải là các lớp lẻ, hiện tượng này là do nhiều yếu tố khác nhau gây ra.

Từ quy trình sản xuất bảng mạch in, chúng ta có thể biết rằng tất cả các lớp dẫn điện trong bảng mạch đều được lưu lại trên lớp lõi, vật liệu của lớp lõi nói chung là tấm ốp hai mặt, khi sử dụng hết lớp lõi , lớp dẫn điện của bảng mạch in đều

Bảng mạch in thậm chí nhiều lớp cũng có lợi thế về chi phí. Do không có lớp vật liệu và lớp bọc đồng nên giá thành của các lớp nguyên liệu PCB số lẻ thấp hơn một chút so với giá thành của các lớp PCB chẵn. Tuy nhiên, chi phí xử lý của PCB lớp ODd rõ ràng là cao hơn so với PCB lớp chẵn vì PCB lớp ODd cần thêm quy trình liên kết lớp lõi nhiều lớp không đạt tiêu chuẩn trên cơ sở quy trình cấu trúc lớp lõi. So với cấu trúc lớp lõi thông thường, việc bổ sung lớp vỏ đồng bên ngoài cấu trúc lớp lõi sẽ dẫn đến hiệu quả sản xuất thấp hơn và chu kỳ sản xuất dài hơn. Trước khi cán màng, lớp lõi bên ngoài cần được xử lý thêm, điều này làm tăng nguy cơ trầy xước và lệch lớp bên ngoài. Việc xử lý bên ngoài tăng lên sẽ làm tăng đáng kể chi phí sản xuất.

Khi các lớp bên trong và bên ngoài của bảng mạch in được làm mát sau quá trình liên kết mạch nhiều lớp, lực căng cán khác nhau sẽ tạo ra các mức độ uốn khác nhau trên bảng mạch in. Và khi độ dày của bảng mạch tăng lên, nguy cơ uốn cong bảng mạch in composite có hai cấu trúc khác nhau cũng tăng theo. Bảng mạch lớp lẻ dễ uốn cong, trong khi bảng mạch in lớp chẵn có thể tránh bị uốn cong.

Nếu bảng mạch in được thiết kế với số lớp nguồn lẻ và số lớp tín hiệu chẵn thì có thể áp dụng phương pháp thêm các lớp nguồn. Một phương pháp đơn giản khác là thêm một lớp nối đất vào giữa ngăn xếp mà không thay đổi các Cài đặt khác. Nghĩa là, PCB được nối theo số lớp lẻ và sau đó một lớp nối đất được nhân đôi ở giữa.

8.  Cân nhắc chi phí

Xét về giá thành sản xuất, bảng mạch nhiều lớp chắc chắn đắt hơn bảng mạch một lớp và hai lớp có cùng diện tích PCB, và càng nhiều lớp thì giá thành càng cao. Tuy nhiên, khi xem xét việc hiện thực hóa các chức năng mạch và thu nhỏ bảng mạch, để đảm bảo tính toàn vẹn tín hiệu, EMl, EMC và các chỉ số hiệu suất khác, nên sử dụng bảng mạch nhiều lớp càng nhiều càng tốt. Nhìn chung, chênh lệch giá thành giữa bảng mạch nhiều lớp và bảng mạch một lớp và hai lớp không cao hơn nhiều so với dự kiến