Từ quan điểm thiết kế, A VIA chủ yếu bao gồm hai phần, một phần là giữa lỗ khoan, và phần còn lại là khu vực hàn xung quanh lỗ khoan. Kích thước của hai phần này xác định kích thước của VIA.

Rõ ràng, trong thiết kế PCB có mật độ cao, tốc độ cao, các nhà thiết kế luôn muốn lỗ nhỏ nhất có thể, do đó, nhiều không gian hệ thống dây có thể được để lại nhỏ hơn, điện dung ký sinh của chính nó nhỏ hơn, dễ dàng hơn cho các mạch tốc độ cao.

Tuy nhiên, việc giảm kích thước thông qua cũng mang lại sự gia tăng chi phí và kích thước của lỗ không thể giảm vô thời hạn, nó bị giới hạn bởi công nghệ khoan và mạ điện: lỗ càng nhỏ, việc khoan càng dài, càng dễ đi chệch khỏi trung tâm; Khi độ sâu của lỗ gấp hơn 6 lần đường kính của lỗ, không thể đảm bảo rằng thành lỗ có thể được mạ đồng đều bằng đồng.

Ví dụ, nếu độ dày (qua độ sâu lỗ) của bảng PCB 6 lớp bình thường là 50mil, thì đường kính khoan tối thiểu mà các nhà sản xuất PCB có thể cung cấp trong điều kiện bình thường chỉ có thể đạt tới 8mil. Với sự phát triển của công nghệ khoan laser, kích thước của việc khoan cũng có thể nhỏ hơn và nhỏ hơn, và đường kính của lỗ thường nhỏ hơn hoặc bằng 6 triệu, chúng ta được gọi là vi mạch.

Các vi sinh vật thường được sử dụng trong thiết kế HDI (cấu trúc kết nối mật độ cao) và công nghệ siêu nhỏ có thể cho phép lỗ được khoan trực tiếp trên miếng đệm, giúp cải thiện đáng kể hiệu suất mạch và tiết kiệm không gian nối dây. VIA xuất hiện như một điểm dừng của sự gián đoạn trở kháng trên đường truyền, gây ra sự phản xạ của tín hiệu. Nói chung, trở kháng tương đương của lỗ thấp hơn khoảng 12% so với đường truyền, ví dụ, trở kháng của đường truyền 50 ohms sẽ giảm 6 ohms khi nó đi qua lỗ (cụ thể và kích thước của VIA, độ dày của tấm cũng liên quan, không phải là giảm tuyệt đối).

Tuy nhiên, sự phản ánh gây ra bởi sự gián đoạn trở kháng thông qua thực sự rất nhỏ và hệ số phản xạ của nó chỉ là:

(44-50)/(44 + 50) = 0,06

Các vấn đề phát sinh từ VIA tập trung hơn vào tác động của điện dung ký sinh và độ tự cảm.

Via điện dung ký sinh và độ tự cảm

Có một điện dung đi lạc ký sinh trong chính Via. Nếu đường kính của vùng điện trở hàn trên lớp đặt là D2, đường kính của miếng hàn là D1, độ dày của bảng PCB là T và hằng số điện môi của chất nền là ε, điện dung ký sinh của lỗ thông qua:
C = 1.41 extd1/(D2-D1)
Tác động chính của điện dung ký sinh trên mạch là kéo dài thời gian tăng của tín hiệu và giảm tốc độ của mạch.

Ví dụ, đối với PCB có độ dày 50mil, nếu đường kính của PAD VIA là 20mil (đường kính của lỗ khoan là 10 triệu) và đường kính của vùng điện trở hàn là 40mil, thì chúng ta có thể xấp xỉ điện dung ký sinh của Via By By By

C = 1.41x4.4x0.050x0.020/(0,040-0.020) = 0,31pf

Lượng thay đổi thời gian tăng gây ra bởi phần này của điện dung là gần như:

T10-90 = 2.2C (Z0/2) = 2.2x0.31x (50/2) = 17.05ps

Có thể thấy từ các giá trị này rằng mặc dù tiện ích của độ trễ tăng gây ra bởi điện dung ký sinh của một VIA là không rõ ràng, nếu VIA được sử dụng nhiều lần trong dòng để chuyển đổi giữa các lớp, nhiều lỗ sẽ được sử dụng và thiết kế nên được xem xét cẩn thận. Trong thiết kế thực tế, điện dung ký sinh có thể giảm bằng cách tăng khoảng cách giữa lỗ và diện tích đồng (chống PAD) hoặc giảm đường kính của pad.