Theo quan điểm thiết kế, via chủ yếu bao gồm hai phần, một phần là giữa lỗ khoan và phần còn lại là khu vực miếng hàn xung quanh lỗ khoan. Kích thước của hai phần này quyết định kích thước của via.

Rõ ràng, trong thiết kế PCB tốc độ cao, mật độ cao, các nhà thiết kế luôn muốn lỗ càng nhỏ càng tốt để có thể để lại nhiều không gian đi dây hơn, hơn nữa, thông qua càng nhỏ thì điện dung ký sinh của chính nó càng nhỏ, phù hợp hơn cho các mạch tốc độ cao.

Tuy nhiên, việc giảm kích thước via cũng làm tăng chi phí, và kích thước lỗ không thể giảm vô thời hạn mà bị hạn chế bởi công nghệ khoan và mạ điện: lỗ càng nhỏ thì thời gian khoan càng lâu thì càng dễ dàng. là đi chệch khỏi trung tâm; Khi độ sâu của lỗ lớn hơn 6 lần đường kính của lỗ thì không thể đảm bảo rằng thành lỗ có thể được mạ đồng đều.

Ví dụ: nếu độ dày (thông qua độ sâu lỗ) của bảng PCB 6 lớp thông thường là 50Mil, thì đường kính khoan tối thiểu mà nhà sản xuất PCB có thể cung cấp trong điều kiện bình thường chỉ có thể đạt tới 8Mil. Với sự phát triển của công nghệ khoan laser, kích thước của mũi khoan cũng có thể ngày càng nhỏ hơn và đường kính của lỗ thường nhỏ hơn hoặc bằng 6Mils, chúng ta gọi là lỗ siêu nhỏ.

Các lỗ vi mô thường được sử dụng trong thiết kế HDI (cấu trúc kết nối mật độ cao) và công nghệ vi lỗ có thể cho phép khoan lỗ trực tiếp trên tấm đệm, giúp cải thiện đáng kể hiệu suất mạch và tiết kiệm không gian đi dây. Thông qua xuất hiện như một điểm dừng của sự gián đoạn trở kháng trên đường truyền, gây ra sự phản xạ tín hiệu. Nói chung, trở kháng tương đương của lỗ thấp hơn đường truyền khoảng 12%, ví dụ trở kháng của đường truyền 50 ohms sẽ giảm 6 ohms khi đi qua lỗ (cụ thể và kích thước của via, độ dày tấm cũng có liên quan, không giảm tuyệt đối).

Tuy nhiên, sự phản xạ gây ra bởi sự gián đoạn trở kháng thực sự rất nhỏ và hệ số phản xạ của nó chỉ là:

(44-50)/(44 + 50) = 0,06

Các vấn đề phát sinh từ via tập trung nhiều hơn vào ảnh hưởng của điện dung và điện cảm ký sinh.

Điện dung và điện cảm ký sinh của Via

Có một điện dung đi lạc ký sinh trong chính nó. Nếu đường kính của vùng điện trở hàn trên lớp được đặt là D2, đường kính của miếng hàn là D1, độ dày của bảng PCB là T và hằng số điện môi của chất nền là ε, điện dung ký sinh của lỗ xuyên qua là xấp xỉ:
C=1,41εTD1/(D2-D1)
Tác dụng chính của điện dung ký sinh trên mạch là kéo dài thời gian tăng của tín hiệu và giảm tốc độ của mạch.

Ví dụ: đối với PCB có độ dày 50Mil, nếu đường kính của miếng xuyên qua là 20Mil (đường kính lỗ khoan là 10Mil) và đường kính của vùng điện trở hàn là 40Mil, thì chúng ta có thể tính gần đúng điện dung ký sinh của qua theo công thức trên:

C=1,41x4,4x0,050x0,020/(0,040-0,020)=0,31pF

Lượng thay đổi thời gian tăng do phần điện dung này gây ra là khoảng:

T10-90=2.2C(Z0/2)=2.2x0.31x(50/2)=17.05ps

Có thể thấy từ các giá trị này rằng mặc dù tiện ích của độ trễ tăng gây ra bởi điện dung ký sinh của một via đơn lẻ là không rõ ràng lắm, nhưng nếu via được sử dụng nhiều lần trong đường dây để chuyển đổi giữa các lớp, thì nhiều lỗ sẽ được sử dụng, và thiết kế cần được xem xét cẩn thận. Trong thiết kế thực tế, điện dung ký sinh có thể giảm bằng cách tăng khoảng cách giữa lỗ và vùng đồng (Anti-pad) hoặc giảm đường kính của miếng đệm.