1. Làm thế nào để giải quyết một số xung đột lý thuyết trong hệ thống dây điện thực tế?
Về cơ bản, việc phân chia và cách ly mặt đất analog/kỹ thuật số là đúng. Cần lưu ý rằng dấu vết tín hiệu không được vượt qua hào càng nhiều càng tốt và đường dẫn dòng điện trở lại của nguồn điện và tín hiệu không được quá lớn.
Bộ tạo dao động tinh thể là một mạch dao động phản hồi dương tương tự. Để có tín hiệu dao động ổn định, nó phải đáp ứng các thông số về độ lợi và pha của vòng lặp. Các thông số dao động của tín hiệu analog này dễ bị nhiễu loạn. Ngay cả khi thêm dấu vết bảo vệ mặt đất, nhiễu có thể không được cách ly hoàn toàn. Hơn nữa, tiếng ồn trên mặt đất cũng sẽ ảnh hưởng đến mạch dao động phản hồi dương nếu ở quá xa. Do đó, khoảng cách giữa bộ dao động tinh thể và chip phải càng gần càng tốt.
Thật vậy, có nhiều xung đột giữa các yêu cầu nối dây tốc độ cao và EMI. Nhưng nguyên tắc cơ bản là điện trở và điện dung hoặc hạt ferit được EMI thêm vào không thể khiến một số đặc tính điện của tín hiệu không đáp ứng được các thông số kỹ thuật. Vì vậy, tốt nhất nên sử dụng các kỹ năng sắp xếp dấu vết và xếp chồng PCB để giải quyết hoặc giảm thiểu các vấn đề EMI, chẳng hạn như tín hiệu tốc độ cao đi đến lớp bên trong. Cuối cùng, tụ điện trở hoặc hạt ferit được sử dụng để giảm hư hỏng tín hiệu.

2. Làm thế nào để giải quyết mâu thuẫn giữa đấu dây thủ công và đấu dây tự động của tín hiệu tốc độ cao?
Hầu hết các bộ định tuyến tự động của phần mềm nối dây mạnh đều đặt ra các ràng buộc để kiểm soát phương pháp cuộn dây và số lượng vias. Khả năng của động cơ cuộn dây và các mục cài đặt ràng buộc của các công ty EDA khác nhau đôi khi rất khác nhau.
Ví dụ: liệu có đủ ràng buộc để kiểm soát cách cuộn dây ngoằn ngoèo hay không, liệu có thể kiểm soát khoảng cách dấu vết của cặp vi sai hay không, v.v. Điều này sẽ ảnh hưởng đến việc liệu phương pháp định tuyến của định tuyến tự động có đáp ứng được ý tưởng của người thiết kế hay không.
Ngoài ra, độ khó của việc điều chỉnh dây điện bằng tay cũng hoàn toàn liên quan đến khả năng quấn dây của động cơ. Ví dụ, khả năng đẩy của dấu vết, khả năng đẩy của dây dẫn và thậm chí khả năng đẩy của vết lên lớp phủ đồng, v.v. Vì vậy, việc chọn một bộ định tuyến có công suất động cơ cuộn dây mạnh là giải pháp.

3. Về phiếu dùng thử.
Phiếu kiểm tra được sử dụng để đo xem trở kháng đặc tính của bo mạch PCB được sản xuất có đáp ứng các yêu cầu thiết kế bằng TDR (Máy đo phản xạ miền thời gian) hay không. Nói chung, trở kháng cần điều khiển có hai trường hợp: dây đơn và cặp vi sai.
Do đó, độ rộng dòng và khoảng cách dòng trên phiếu kiểm tra (khi có cặp vi sai) phải giống với dòng được kiểm soát. Điều quan trọng nhất là vị trí của điểm nối đất trong quá trình đo.
Để giảm giá trị điện cảm của dây dẫn nối đất, vị trí nối đất của đầu dò TDR thường rất gần với đầu dò. Do đó, khoảng cách và phương pháp giữa điểm đo tín hiệu và điểm nối đất trên phiếu kiểm tra Phải phù hợp với đầu dò được sử dụng.

4. Trong thiết kế PCB tốc độ cao, vùng trống của lớp tín hiệu có thể được phủ bằng đồng, và lớp phủ đồng của nhiều lớp tín hiệu nên được phân bổ như thế nào trên mặt đất và nguồn điện?
Nói chung, lớp mạ đồng ở khu vực trống chủ yếu được nối đất. Chỉ cần chú ý đến khoảng cách giữa đồng và đường tín hiệu khi đặt đồng bên cạnh đường tín hiệu tốc độ cao, vì đồng được áp dụng sẽ làm giảm trở kháng đặc tính của dấu vết một chút. Ngoài ra, hãy cẩn thận để không ảnh hưởng đến trở kháng đặc tính của các lớp khác, ví dụ như trong cấu trúc của đường dây dải kép.

5. Có thể sử dụng mô hình đường microstrip để tính trở kháng đặc tính của đường tín hiệu trên mặt phẳng nguồn không? Tín hiệu giữa nguồn điện và mặt phẳng mặt đất có thể được tính toán bằng mô hình dải băng không?
Có, mặt phẳng nguồn và mặt phẳng đất phải được coi là mặt phẳng tham chiếu khi tính toán trở kháng đặc tính. Ví dụ, một bảng bốn lớp: lớp trên cùng-lớp năng lượng-lớp mặt đất-lớp dưới cùng. Tại thời điểm này, mô hình trở kháng đặc tính của lớp trên cùng là mô hình đường truyền vi dải với mặt phẳng nguồn là mặt phẳng tham chiếu.

6. Điểm kiểm tra có thể được tạo tự động bằng phần mềm trên bảng in mật độ cao trong các trường hợp bình thường để đáp ứng yêu cầu kiểm tra của sản xuất hàng loạt không?
Nói chung, việc phần mềm có tự động tạo điểm kiểm tra để đáp ứng yêu cầu kiểm tra hay không phụ thuộc vào việc thông số kỹ thuật để thêm điểm kiểm tra có đáp ứng yêu cầu của thiết bị kiểm tra hay không. Ngoài ra, nếu hệ thống dây điện quá dày đặc và các quy tắc thêm điểm kiểm tra nghiêm ngặt, có thể không có cách nào để tự động thêm điểm kiểm tra vào mỗi dòng. Tất nhiên, bạn cần điền thủ công những chỗ cần kiểm tra.

7. Việc thêm điểm kiểm tra có ảnh hưởng đến chất lượng tín hiệu tốc độ cao không?
Việc này có ảnh hưởng đến chất lượng tín hiệu hay không còn phụ thuộc vào phương pháp thêm điểm kiểm tra và tốc độ tín hiệu. Về cơ bản, các điểm kiểm tra bổ sung (không sử dụng chân via hoặc DIP hiện có làm điểm kiểm tra) có thể được thêm vào đường dây hoặc kéo một đường ngắn khỏi đường dây.
Cái trước tương đương với việc thêm một tụ điện nhỏ trên đường dây, trong khi cái sau là một nhánh phụ. Cả hai điều kiện này ít nhiều sẽ ảnh hưởng đến tín hiệu tốc độ cao và mức độ ảnh hưởng liên quan đến tốc độ tần số của tín hiệu và tốc độ biên của tín hiệu. Mức độ tác động có thể được biết thông qua mô phỏng. Về nguyên tắc, điểm kiểm tra càng nhỏ thì càng tốt (tất nhiên phải đáp ứng yêu cầu của công cụ kiểm tra), nhánh càng ngắn thì càng tốt.