Từ thế giới PCB, tháng 3, 19, 2021
Khi thực hiện thiết kế PCB, chúng tôi thường gặp phải nhiều vấn đề khác nhau, chẳng hạn như khớp trở kháng, quy tắc EMI, v.v ... Bài viết này đã tổng hợp một số câu hỏi và câu trả lời liên quan đến PCB tốc độ cao cho mọi người và tôi hy vọng nó sẽ hữu ích cho mọi người.
1. Làm thế nào để xem xét kết hợp trở kháng khi thiết kế sơ đồ thiết kế PCB tốc độ cao?
Khi thiết kế các mạch PCB tốc độ cao, kết hợp trở kháng là một trong những yếu tố thiết kế. Giá trị trở kháng có mối quan hệ tuyệt đối với phương pháp nối dây, chẳng hạn như đi bộ trên lớp bề mặt (microstrip) hoặc lớp bên trong (dòng dải/dòng đôi), khoảng cách từ lớp tham chiếu (lớp công suất hoặc lớp mặt đất), chiều rộng dây, vật liệu PCB, v.v.
Điều đó có nghĩa là, giá trị trở kháng chỉ có thể được xác định sau khi nối dây. Nói chung, phần mềm mô phỏng không thể tính đến một số điều kiện nối dây không liên tục do giới hạn của mô hình mạch hoặc thuật toán toán học được sử dụng. Tại thời điểm này, chỉ có một số thiết bị kết thúc (chấm dứt), chẳng hạn như kháng loạt, có thể được bảo lưu trên sơ đồ. Giảm bớt ảnh hưởng của sự gián đoạn trong trở kháng dấu vết. Giải pháp thực sự cho vấn đề là cố gắng tránh sự không liên tục trở kháng khi hệ thống dây điện.
2. Khi có nhiều khối chức năng kỹ thuật số/analog trong bảng PCB, phương pháp thông thường là tách rời khỏi mặt đất kỹ thuật số/tương tự. Lý do là gì?
Lý do phân tách mặt đất kỹ thuật số/analog là do mạch kỹ thuật số sẽ tạo ra tiếng ồn trong sức mạnh và mặt đất khi chuyển đổi giữa tiềm năng cao và thấp. Độ lớn của nhiễu có liên quan đến tốc độ của tín hiệu và độ lớn của dòng điện.
Nếu mặt phẳng mặt đất không được chia và nhiễu được tạo ra bởi mạch khu vực kỹ thuật số lớn và các mạch diện tích tương tự rất gần, ngay cả khi các tín hiệu từ kỹ thuật số không vượt qua, tín hiệu tương tự vẫn sẽ bị can thiệp bởi tiếng ồn mặt đất. Điều đó có nghĩa là, phương pháp kỹ thuật số không phân chia chỉ có thể được sử dụng khi diện tích mạch tương tự cách xa khu vực mạch kỹ thuật số tạo ra tiếng ồn lớn.
3. Trong thiết kế PCB tốc độ cao, những khía cạnh nào mà nhà thiết kế nên xem xét các quy tắc EMC và EMI?
Nói chung, thiết kế EMI/EMC cần xem xét cả hai khía cạnh bức xạ và tiến hành cùng một lúc. Phần trước thuộc về phần tần số cao hơn (> 30 MHz) và phần sau là phần tần số thấp hơn (<30 MHz). Vì vậy, bạn không thể chỉ chú ý đến tần số cao và bỏ qua phần tần số thấp.
Thiết kế EMI/EMC tốt phải tính đến vị trí của thiết bị, sắp xếp ngăn xếp PCB, phương pháp kết nối quan trọng, lựa chọn thiết bị, v.v. Khi bắt đầu bố cục. Nếu không có sự sắp xếp tốt hơn trước đó, nó sẽ được giải quyết sau đó. Nó sẽ nhận được hai lần kết quả với một nửa nỗ lực và tăng chi phí.
Ví dụ, vị trí của máy phát đồng hồ không nên gần với đầu nối bên ngoài càng tốt. Tín hiệu tốc độ cao nên đi đến lớp bên trong càng nhiều càng tốt. Hãy chú ý đến sự kết hợp trở kháng đặc trưng và tính liên tục của lớp tham chiếu để giảm các phản xạ. Tốc độ xoay của tín hiệu được đẩy bởi thiết bị phải càng nhỏ càng tốt để giảm chiều cao. Các thành phần tần số, khi chọn phân tách/bỏ qua các tụ điện, hãy chú ý xem liệu đáp ứng tần số của nó có đáp ứng các yêu cầu để giảm tiếng ồn trên mặt phẳng nguồn hay không.
Ngoài ra, hãy chú ý đến đường trở lại của dòng tín hiệu tần số cao để làm cho vùng vòng lặp càng nhỏ càng tốt (nghĩa là trở kháng vòng càng nhỏ càng tốt) để giảm bức xạ. Mặt đất cũng có thể được chia để kiểm soát phạm vi tiếng ồn tần số cao. Cuối cùng, chọn đúng mặt đất giữa PCB và nhà ở.
4. Khi chế tạo các bảng PCB, để giảm nhiễu, nên có nên hình thành một hình thức tổng hợp?
Khi tạo bảng PCB, khu vực vòng lặp thường bị giảm để giảm nhiễu. Khi đặt đường nối đất, nó không nên được đặt ở dạng đóng, nhưng tốt hơn là sắp xếp nó theo hình nhánh, và diện tích của mặt đất nên được tăng lên càng nhiều càng tốt.
5. Làm thế nào để điều chỉnh cấu trúc liên kết định tuyến để cải thiện tính toàn vẹn tín hiệu?
Loại hướng tín hiệu mạng này phức tạp hơn, bởi vì đối với các tín hiệu đơn hướng, hai chiều và tín hiệu ở các cấp độ khác nhau, ảnh hưởng cấu trúc liên kết là khác nhau và rất khó để nói cấu trúc liên kết nào có lợi cho chất lượng tín hiệu. Và khi thực hiện mô phỏng trước, việc sử dụng cấu trúc liên kết nào là rất đòi hỏi các kỹ sư, đòi hỏi sự hiểu biết về các nguyên tắc mạch, loại tín hiệu và thậm chí là khó khăn trong hệ thống dây điện.
6. Làm thế nào để đối phó với bố cục và hệ thống dây điện để đảm bảo tính ổn định của tín hiệu trên 100m?
Chìa khóa cho hệ thống dây tín hiệu số tốc độ cao là giảm tác động của các đường truyền đến chất lượng tín hiệu. Do đó, bố cục của các tín hiệu tốc độ cao trên 100m yêu cầu dấu vết tín hiệu càng ngắn càng tốt. Trong các mạch kỹ thuật số, tín hiệu tốc độ cao được xác định bởi thời gian trễ tăng tín hiệu.
Hơn nữa, các loại tín hiệu khác nhau (như TTL, GTL, LVTTL) có các phương pháp khác nhau để đảm bảo chất lượng tín hiệu.