PCB дөньясыннан

1. speedгары тизлекле PCB дизайн схематикасын эшләгәндә импеданс туры килүен ничек карарга?

PCгары тизлекле PCB схемаларын проектлаганда, импеданс туры килү - дизайн элементларының берсе.Импеданс кыйммәте чыбык ысулы белән абсолют бәйләнештә тора, мәсәлән, өслек катламында (микрострип) яки эчке катламда (стриплайн / икеләтә полоса), белешмә катламнан ераклык (электр катламы яки җир катламы), чыбык киңлеге, PCB материалы , һ.б. Икесе дә эзнең характерлы импеданс кыйммәтенә тәэсир итәчәк.

Ягъни, импеданс бәясе чыбыктан соң билгеле була.Гадәттә, симуляция программалары схема моделенең чикләнүе яки кулланылган математик алгоритм аркасында кайбер өзлексез чыбык шартларын исәпкә алмый.Бу вакытта схематик схемада кайбер терминаторлар (туктату), серия каршылыгы кебек, сакланып кала ала.Эзләү импедансындагы туктау эффектын җиңеләйтегез.Проблеманы реаль чишү - чыбык үткәргәндә импеданс өзелүдән сакланырга тырышу.
образ
2. PCB тактада берничә санлы / аналог функция блоклары булганда, гадәти ысул санлы / аналог җирне аеру.Сәбәбе нинди?

Санлы / аналог җирне аеруның сәбәбе - санлы схема югары һәм түбән потенциалны алыштырганда көч һәм җирдә тавыш чыгарыр.Тавышның зурлыгы сигнал тизлеге һәм ток зурлыгы белән бәйле.

Әгәр дә җир яссылыгы бүленмәсә һәм цифрлы мәйдан чылбыры аркасында килеп чыккан тавыш зур булса һәм аналог өлкә схемалары бик якын булса, санлы-аналог сигналлары кисешмәсә дә, аналог сигнал җир белән комачаулый. шау-шу.Ягъни, бүленмәгән санлы-аналог ысулы аналог схема өлкәсе зур тавыш чыгара торган санлы челтәр өлкәсеннән ерак булганда гына кулланыла ала.

3. PCгары тизлекле PCB дизайнында дизайнер EMC һәм EMI кагыйдәләрен нинди якларга карарга тиеш?

Гадәттә, EMI / EMC дизайны бер үк вакытта нурланышлы һәм үткәрелгән аспектларны да карарга тиеш.Беренчесе югары ешлык өлешенә карый (> 30МГц), соңгысы - түбән ешлык өлеше (<30МГц).Шуңа күрә сез югары ешлыкка игътибар итә алмыйсыз һәм түбән ешлыкны санга сукмыйсыз.

Яхшы EMI / EMC дизайны җайланманың урнашкан урынын, PCB стакан аранжировкасын, мөһим тоташу ысулы, җайланма сайлау һ.б.ны исәпкә алырга тиеш.Алдан яхшырак тәртип булмаса, ул соңрак чишеләчәк.Ул ярты тырышлык белән нәтиҗәне икеләтә алачак һәм бәяне арттырачак.

Мәсәлән, сәгать генераторының торышы тышкы тоташтыручыга мөмкин кадәр якын булырга тиеш түгел.Speedгары тизлекле сигналлар мөмкин кадәр эчке катламга барырга тиеш.Характеристик импеданс туры килүенә һәм чагылдыруны киметү өчен белешмә катламның өзлексезлегенә игътибар итегез.Theайланма этәргән сигналның тизлеге биеклекне киметү өчен мөмкин кадәр кечкенә булырга тиеш.Ешлык компонентлары, конденсаторларны декуплинг / әйләнеп узганда, аның ешлык реакциясе электр самолетындагы тавышны киметү таләпләренә туры килү-килмәвенә игътибар итегез.

Моннан тыш, радиацияне киметү өчен цикл мәйданын мөмкин кадәр кечерәк итәр өчен, югары ешлыклы сигнал токының кире юлына игътибар итегез.Highгары ешлыклы тавыш диапазонын контрольдә тоту өчен җирне дә бүләргә мөмкин.Ниһаять, PCB белән торак арасындагы шасси мәйданын дөрес сайлагыз.
образ
4. Компьютер такта ясаганда, комачаулыкны киметү өчен, җир чыбыклары ябык сумма формасын ясарга тиешме?

PCB такталарын ясаганда, комачаулыкны киметү өчен, цикл мәйданы гадәттә кими.Lineир сызыгын салганда, аны ябык формада куярга ярамый, ләкин аны ботак формасында тәртипкә китерү яхшырак, һәм җир мәйданы мөмкин кадәр артырга тиеш.

образ
5. Сигнал бөтенлеген яхшырту өчен маршрут топологиясен ничек көйләргә?

Бу төр челтәр сигнал юнәлеше катлаулырак, чөнки бер юнәлешле, ике яклы сигналлар һәм төрле дәрәҗәдәге сигналлар өчен топология йогынтысы төрле, һәм нинди топологиянең сигнал сыйфаты өчен файдалы булуын әйтү кыен.Алдан симуляция ясаганда, нинди топология кулланырга инженерларга бик таләпчән, схема принципларын, сигнал төрләрен, хәтта чыбык кыенлыгын аңлау таләп ителә.
образ
6. 100М-тан югары сигналларның тотрыклылыгын тәэмин итү өчен схема һәм чыбык белән ничек эшләргә?

Speedгары тизлекле санлы сигнал чыбыкларының ачкычы - тапшыру линияләренең сигнал сыйфатына тәэсирен киметү.Шуңа күрә, 100М-тан югары тизлекле сигналларның урнашуы сигнал эзләренең мөмкин кадәр кыска булуын таләп итә.Санлы схемаларда югары тизлекле сигналлар сигналның күтәрелү вакыты белән билгеләнә.

Моннан тыш, төрле сигналлар (мәсәлән, TTL, GTL, LVTTL) сигнал сыйфатын тәэмин итү өчен төрле ысуллар бар.