Инженерлык өлкәсендә санлы дизайнерлар һәм санлы схема тактасы дизайны белгечләре саны арта бара, бу тармакның үсеш тенденциясен чагылдыра.Санлы дизайнга басым электрон продуктларда зур үзгәрешләр китерсә дә, ул әле дә бар, һәм аналог яки реаль мохит белән интерфейс ясаучы гел схема дизайннары булачак.Аналог һәм цифрлы өлкәләрдә чыбык стратегияләренең кайбер охшаш яклары бар, ләкин сез яхшырак нәтиҗәләргә ирешергә теләгәндә, төрле чыбык стратегиясе аркасында, гади схема дизайны оптималь чишелеш түгел.

Бу мәкаләдә аналог һәм санлы чыбыклар арасындагы төп охшашлыклар һәм аермалар, әйләнеп узучы конденсаторлар, электр белән тәэмин итү, җир дизайны, көчәнеш хаталары, һәм PCB чыбыклары аркасында килеп чыккан электромагнит интерфейсы (EMI) карала.

Инженерлык өлкәсендә санлы дизайнерлар һәм санлы схема тактасы дизайны белгечләре саны арта бара, бу тармакның үсеш тенденциясен чагылдыра.Санлы дизайнга басым электрон продуктларда зур үзгәрешләр китерсә дә, ул әле дә бар, һәм аналог яки реаль мохит белән интерфейс ясаучы гел схема дизайннары булачак.Аналог һәм цифрлы өлкәләрдә чыбык стратегияләренең кайбер охшаш яклары бар, ләкин сез яхшырак нәтиҗәләргә ирешергә теләгәндә, төрле чыбык стратегиясе аркасында, гади схема дизайны оптималь чишелеш түгел.

Бу мәкаләдә аналог һәм санлы чыбыклар арасындагы төп охшашлыклар һәм аермалар, әйләнеп узучы конденсаторлар, электр белән тәэмин итү, җир дизайны, көчәнеш хаталары, һәм PCB чыбыклары аркасында килеп чыккан электромагнит интерфейсы (EMI) карала.

Схема тактасына әйләнеп узу яки конденсаторларны декуплинглау һәм бу конденсаторларның тактада урнашуы санлы һәм аналог конструкцияләр өчен гади мәгънә.Ләкин кызык, сәбәпләр төрле.

Аналог чыбык конструкциясендә, әйләнеп узучы конденсаторлар, гадәттә, электр белән тәэмин итүдә югары ешлыклы сигналларны әйләнеп узу өчен кулланыла.Әгәр дә әйләнеп узучы конденсаторлар кушылмаса, бу югары ешлыклы сигналлар электр белән тәэмин итү кадаклары аша сизгер аналог чипларына керергә мөмкин.Гомумән алганда, бу югары ешлыклы сигналларның ешлыгы аналог җайланмаларның югары ешлыклы сигналларны бастыру мөмкинлегеннән артып китә.Әгәр дә әйләнеп узучы конденсатор аналог схемада кулланылмаса, сигнал юлында шау-шу кертелергә мөмкин, һәм җитдирәк очракларда ул хәтта тибрәнүгә китерергә мөмкин.

Аналог һәм санлы PCB дизайнында, конденсаторларны әйләнеп узу яки декуплинглау (0,1уФ) җайланмага мөмкин кадәр якын урнаштырылырга тиеш.Электр белән тәэмин итү декуплинг конденсаторы (10уФ) электр тактасының электр линиясе подъездына урнаштырылырга тиеш.Барлык очракларда да бу конденсаторларның кадаклары кыска булырга тиеш.

2 нче рәсемдәге схема тактасында электр һәм җир чыбыкларын юнәлтү өчен төрле маршрутлар кулланыла.Бу дөрес булмаган хезмәттәшлек аркасында, электрон компонентлар һәм схема схемалары электромагнит комачаулый.

3 нче рәсемнең бер панелендә электр челтәрендәге компонентларга көч һәм җир чыбыклары бер-берсенә якын.Бу схема тактасында электр линиясе белән җир сызыгының туры килүе 2 нче рәсемдә күрсәтелгәнчә туры килә, электрон тактадагы электрон компонентларның һәм схемаларның электромагнит интерфейсына (EMI) эләгү ихтималы 679 / 12,8 тапкыр киметелә яки якынча 54 тапкыр.
　　
Контроллер һәм процессорлар кебек санлы җайланмалар өчен конденсаторларны декуплинглау да кирәк, ләкин төрле сәбәпләр аркасында.Бу конденсаторларның бер функциясе - "миниатюр" зарядлы банк ролен башкару.

Санлы схемаларда, гадәттә, капка торышын күчү өчен күп күләмдә ток кирәк.Күчергеч агымнарны күчерү һәм схема тактасы аша чипта барлыкка килгәнгә, өстәмә “запас” зарядка алу отышлы.Күчерү эшләрен башкарганда җитәрлек корылма булмаса, электр белән тәэмин итү көчәнеше зур үзгәрәчәк.Чиктән тыш көчәнешнең үзгәрүе санлы сигнал дәрәҗәсенең билгесез хәлгә килүенә китерәчәк, һәм санлы җайланмадагы дәүләт машинасының дөрес эшләмәвенә китерергә мөмкин.

Схема тактасы эзе аша агучы ток көчәнешнең үзгәрүенә китерәчәк, һәм схема тактасы эзендә паразитик индуктивлык бар.Вольт үзгәрүен исәпләү өчен түбәндәге формула кулланылырга мөмкин: V = LdI / dt.Алар арасында: V = көчәнеш үзгәреше, L = схема тактасы эз индуктивлыгы, dI = эз аша ток үзгәреше, dt = агым үзгәрү вакыты.
　　
Шуңа күрә, күп сәбәпләр аркасында, әйләнү (яки декуплинг) конденсаторларны электр белән тәэмин итүдә яки актив җайланмаларның электр белән тәэмин итү пинкаларында куллану яхшырак.

Электр чыбыклары һәм җир чыбыклары бергә юнәлтелергә тиеш

Электромагнит комачаулау мөмкинлеген киметү өчен, чыбыкның һәм җир чыбыкларының торышы яхшы туры килә.Әгәр дә электр линиясе һәм җир сызыгы дөрес туры килмәсә, система әйләнеше эшләнәчәк һәм шау-шу барлыкка килер.

Электр линиясе һәм җир сызыгы туры килмәгән PCB дизайнының мисалы 2 нче рәсемдә күрсәтелгән. Бу схема тактасында эшләнгән әйләнеш мәйданы 697см².3-нче рәсемдә күрсәтелгән ысулны кулланып, циклда көчәнеш китереп чыгаручы схема тактасында радиацияле тавыш ишетү мөмкинлеге сизелерлек кимергә мөмкин.

Аналог һәм санлы чыбык стратегиясе арасындагы аерма

Ground groundир асты очкычы - проблема

Схема тактасы чыбыкларының төп белемнәре аналогка да, санлы схемаларга да кагыла.Төп кагыйдә - өзлексез җир яссылыгын куллану.Бу гади мәгънә санлы схемалардагы dI / dt (вакыт белән үзгәрү) эффектын киметә, бу җир потенциалын үзгәртә һәм шау-шу аналог схемаларга керә.

Санлы һәм аналог схемалар өчен чыбык техникасы, нигездә, бер үк.Аналог схемалар өчен тагын бер игътибарга лаек фикер бар, ягъни санлы сигнал линияләрен һәм әйләнәләрне җир яссылыгында аналог схемаларыннан ерак саклагыз.Бу аналог җир яссылыгын системаның җир тоташуына аерым тоташтырып, яки аналог схеманы схеманың ахыры булган схема тактасының иң читенә куеп ирешеп була.Бу сигнал юлына тышкы комачаулыкны минимумга кадәр саклап калу өчен эшләнә.

Digitalифрлы схемалар өчен моны эшләргә кирәкми, алар җир самолетында күп тавышларга проблемаларсыз түзә ала.

Рәсем 4 (сулда) санлы күчү эшләрен аналог схемасыннан аера һәм схеманың санлы һәм аналог өлешләрен аера.(Уңда) frequгары ешлык һәм түбән ешлык мөмкин кадәр аерылырга тиеш, һәм югары ешлык компонентлары схема тактасы тоташтыручыларына якын булырга тиеш.

Рәсем 5 PCB-та ике якын эз урнаштыру, паразитик сыйдырышлыкны формалаштыру җиңел.Мондый сыйдырышлыкның булуы аркасында, бер эздә тиз көчәнеш үзгәрүе икенче эздә ток сигналын барлыкка китерергә мөмкин.

Рәсем 6 Әгәр сез эзләрне урнаштыруга игътибар итмәсәгез, PCBдагы эзләр сызык индуктивлыгы һәм үзара индуктивлык тудырырга мөмкин.Бу паразитик индуктивлык, санлы күчү схемаларын да кертеп, схемалар эшләве өчен бик зарарлы.

OmpКомпонент урнашуы

Aboveгарыда әйтелгәнчә, һәр PCB дизайнында, чылбырның тавыш өлеше һәм "тыныч" өлеше (тавышсыз өлеш) аерылырга тиеш.Гомумән алганда, санлы схемалар шау-шуга “бай” һәм шау-шуга сизгер түгел (чөнки санлы схемалар көчәнешнең зуррак чыдамлыгына ия);киресенчә, аналог схемаларның көчәнеш тавышына чыдамлыгы күпкә кечерәк.

Икесеннән, аналог схемалар күчү тавышына иң сизгер.Катнаш сигнал системасы чыбыкларында, бу ике схема 4 нче рәсемдә күрсәтелгәнчә аерылырга тиеш.
　　
PC PCB дизайны белән ясалган паразитик компонентлар

Проблемаларга китерә алган ике төп паразитик элемент PCB дизайнында җиңел формалаша: паразитик сыйдырышлык һәм паразитик индуктивлык.

Схема тактасын проектлаганда, ике эзне бер-берсенә якын урнаштыру паразитик сыйдырышлык тудырачак.Сез моны эшли аласыз: ике төрле катламга, бер эзне икенче эз өстенә куегыз;яки шул ук катламга, 5 нче рәсемдә күрсәтелгәнчә, бер эзне икенче эз янына куегыз.
　　
Бу ике эз конфигурациясендә көчәнешнең үзгәрүе (dV / dt) бер эздә икенче эздә ток булырга мөмкин.Әгәр дә башка эз югары импеданс булса, электр кыры тудырган ток көчәнешкә әйләнәчәк.
　　
Тиз көчәнеш күчергечләре еш кына аналог сигнал дизайнының санлы ягында була.Әгәр тиз көчәнеш күчергечләре булган эзләр югары импедислы аналог эзләренә якын булса, бу хата аналог схеманың төгәллегенә җитди йогынты ясар.Бу мохиттә аналог схемаларның ике җитешсезлеге бар: аларның тавышка чыдамлыгы санлы схемалардан күпкә түбән;һәм югары импеданс эзләре еш очрый.
　　
Түбәндәге ике техниканың берсен куллану бу күренешне киметергә мөмкин.Иң еш кулланыла торган техника - сыйдырышлык тигезләмәсе буенча эзләр арасындагы зурлыкны үзгәртү.Changeзгәртү өчен иң эффектив зурлык - ике эз арасы.Әйтергә кирәк, d үзгәрүчесе сыйдырышлык тигезләмәсендә.D арта барган саен, сыйдырышлык реакциясе кимиячәк.Anotherзгәртелә торган тагын бер үзгәрүчән - ике эзнең озынлыгы.Бу очракта L озынлыгы кими, һәм ике эз арасындагы сыйдырышлык реакциясе дә кимиячәк.
　　
Тагын бер техника - бу ике эз арасында җир чыбыклары кую.Wireир чыбыклары түбән импеданс, һәм моңа охшаган тагын бер эз өстәү комачаулык электр кырын зәгыйфьләндерәчәк, 5 нче рәсемдә күрсәтелгәнчә.
　　
Схема тактасында паразитик индуктивлык принцибы паразитик сыйдырышлыкка охшаган.Бу шулай ук ​​ике эз калдырырга тиеш.Ике төрле катламга, бер эзне икенче эз өстенә куегыз;яки шул ук катламда, 6-нчы рәсемдә күрсәтелгәнчә, бер эзне икенчесе янына куегыз.

Бу ике чыбыклы конфигурациядә, эзнең хәзерге үзгәреше (dI / dt), бу эзнең индуктивлыгы аркасында, шул ук эздә көчәнеш барлыкка китерәчәк;һәм үзара индуктивлык кәтүге аркасында, ул башка эздә пропорциональ ток барлыкка киләчәк.Беренче эздәге көчәнеш үзгәреше җитәрлек булса, комачаулык санлы чылбырның көчәнешкә чыдамлыгын киметергә һәм хаталар китерергә мөмкин.Бу күренеш санлы схемаларда гына түгел, бу күренеш санлы схемаларда еш очрый, санлы схемаларда тиз арада күчү агымнары аркасында.
　　
Электромагнит комачаулык чыганакларыннан потенциаль тавышны бетерү өчен, "тыныч" аналог сызыкларны шау-шу I / O портларыннан аеру яхшырак.Түбән импеданс көченә һәм җир челтәренә ирешергә тырышу өчен, санлы челтәр чыбыкларының индуктивлыгы минимумга төшәргә, һәм аналог схемаларның сыйдырышлы кушылуы минимумга китерелергә тиеш.
　　
03

Йомгаклау

Санлы һәм аналог диапазоннары билгеләнгәннән соң, уңышлы PCB өчен сакчыл маршрут кирәк.Чылбыр стратегиясе гадәттә һәркемгә бармак кагыйдәсе буларак кертелә, чөнки лаборатория шартларында продуктның соңгы уңышын сынау кыен.Шуңа күрә, санлы һәм аналог схемаларның чыбык стратегияләрендә охшашлыкларга карамастан, аларның чыбык стратегияләрендәге аермалар танылырга һәм җитди кабул ителергә тиеш.