1. Aspék nu kudu mimitian ti circuit board DEBUG?

Sajauh ngeunaan sirkuit digital, tangtoskeun heula tilu hal dina urutan:

1) Pastikeun yén sadaya nilai kakuatan minuhan sarat desain.Sababaraha sistem sareng sababaraha catu daya tiasa meryogikeun spésifikasi anu tangtu pikeun urutan sareng laju catu daya.

2) Pastikeun yén sadaya frékuénsi sinyal jam berpungsi leres sareng teu aya masalah non-monotonik dina ujung sinyal.

3) Konfirmasi naha sinyal reset minuhan sarat spésifikasi.

Upami ieu normal, chip kedah ngirimkeun sinyal siklus munggaran (siklus).Salajengna, debug dumasar kana prinsip operasi sistem sareng protokol beus.

2. Dina kasus ukuran papan sirkuit dibereskeun, lamun leuwih fungsi kudu diakomodir dina rarancang, éta mindeng diperlukeun pikeun ngaronjatkeun dénsitas renik PCB, tapi ieu bisa ningkatkeun interferensi silih tina ngambah, sarta dina waktos anu sareng. , ngambah teuing ipis jeung impedansi teu bisa ngurangan, mangga ngenalkeun kaahlian dina-speed tinggi (> 100MHz) design PCB dénsitas luhur?

Nalika ngarancang PCB-speed tinggi sareng dénsitas tinggi, gangguan crosstalk (gangguan crosstalk) leres-leres peryogi perhatian khusus, sabab éta gaduh dampak anu hadé dina waktos sareng integritas sinyal.Ieu sababaraha poin anu kedah diperhatoskeun:

1) Kontrol kontinuitas sareng cocog tina impedansi karakteristik kabel.

Ukuran spasi renik.Hal ieu umumna katempo yen spasi dua kali lebar garis.Kasebut nyaéta dimungkinkeun pikeun terang pangaruh jarak renik dina waktos sareng integritas sinyal ngaliwatan simulasi, sareng mendakan jarak anu lumayan minimum.Hasil tina sinyal chip béda bisa jadi béda.

2) Milih métode terminasi luyu.

Hindarkeun dua lapisan anu padeukeut sareng arah kabel anu sami, sanaos aya kabel anu tumpang tindih, sabab crosstalk sapertos kitu langkung ageung tibatan kabel anu caket dina lapisan anu sami.

Anggo vias buta / dikubur pikeun nambahan aréa renik.Tapi biaya produksi dewan PCB bakal ningkat.Memang hese pikeun ngahontal paralelisme lengkep sareng panjang anu sami dina palaksanaan saleresna, tapi tetep kedah dilakukeun.

Salaku tambahan, terminasi diferensial sareng terminasi mode umum tiasa ditangtayungan pikeun ngirangan dampak dina waktos sareng integritas sinyal.

3. Nyaring dina catu daya analog mindeng ngagunakeun sirkuit LC.Tapi naha efek nyaring LC leuwih goreng ti RC kadang?

Perbandingan épék panyaring LC sareng RC kedah mertimbangkeun naha pita frékuénsi anu disaring sareng pilihan induktansi anu pas.Sabab induktansi hiji induktor (réaktansi) patali jeung nilai induktansi jeung frékuénsi.Lamun frékuénsi noise tina catu daya low, sarta nilai induktansi teu cukup badag, pangaruh nyaring bisa jadi teu jadi alus sakumaha RC.

Sanajan kitu, biaya ngagunakeun RC nyaring éta résistor sorangan meakeun énergi jeung efisiensi goréng, sarta nengetan kakuatan nu résistor dipilih bisa tahan.