Do mundo da PCB

1. Como considerar a correspondência de impedância ao projetar esquemas de design de PCB de alta velocidade?

Ao projetar circuitos de PCB de alta velocidade, a correspondência de impedância é um dos elementos de design. O valor da impedância tem uma relação absoluta com o método de fiação, como caminhar na camada superficial (microfita) ou camada interna (linha de tira/linha dupla), distância da camada de referência (camada de potência ou camada de aterramento), largura da fiação, material de PCB etc. Ambos afetarão o valor de imparância da característica do traço.

Ou seja, o valor da impedância pode ser determinado após a fiação. Geralmente, o software de simulação não pode levar em consideração algumas condições descontínuas de fiação devido à limitação do modelo de circuito ou ao algoritmo matemático usado. Neste momento, apenas alguns terminadores (terminação), como a resistência em série, podem ser reservados no diagrama esquemático. Aliviar o efeito da descontinuidade na impedância de traços. A solução real para o problema é tentar evitar descontinuidades de impedância ao fazer a fiação.
imagem
2. Quando existem vários blocos de função digital/analógica em uma placa de PCB, o método convencional é separar o solo digital/analógico. Qual é o motivo?

O motivo para separar o solo digital/analógico é porque o circuito digital gerará ruído na energia e no solo ao alternar entre potenciais altos e baixos. A magnitude do ruído está relacionada à velocidade do sinal e à magnitude da corrente.

Se o plano do solo não for dividido e o ruído gerado pelo circuito da área digital for grande e os circuitos da área analógica estiverem muito próximos, mesmo que os sinais digitais-analoges não cruzem, o sinal analógico ainda será interferido pelo ruído do solo. Ou seja, o método não dividido digital para análise só pode ser usado quando a área do circuito analógico está longe da área do circuito digital que gera um grande ruído.

3. Em design de PCB de alta velocidade, quais aspectos o designer deve considerar as regras EMC e EMI?

Geralmente, o design EMI/EMC precisa considerar aspectos irradiados e conduzidos ao mesmo tempo. O primeiro pertence à parte de frequência mais alta (> 30MHz) e o último é a parte da frequência mais baixa (<30MHz). Portanto, você não pode apenas prestar atenção à alta frequência e ignorar a baixa frequência.

Um bom design EMI/EMC deve levar em consideração a localização do dispositivo, arranjo de pilha de PCB, método de conexão importante, seleção de dispositivos etc. no início do layout. Se não houver um arranjo melhor de antemão, ele será resolvido depois. Ele receberá o dobro do resultado com metade do esforço e aumentará o custo.

Por exemplo, a posição do gerador de relógio não deve estar o mais próximo possível do conector externo. Os sinais de alta velocidade devem ir para a camada interna o máximo possível. Preste atenção à correspondência de impedância característica e à continuidade da camada de referência para reduzir as reflexões. A taxa de giro do sinal empurrada pelo dispositivo deve ser o menor possível para reduzir a altura. Componentes de frequência, ao escolher capacitores de desacoplamento/desvio, preste atenção se sua resposta de frequência atende aos requisitos para reduzir o ruído no plano de energia.

Além disso, preste atenção ao caminho de retorno da corrente de sinal de alta frequência para tornar a área do loop o menor possível (ou seja, a impedância do loop o menor possível) para reduzir a radiação. O solo também pode ser dividido para controlar a faixa de ruído de alta frequência. Finalmente, escolha corretamente o terreno do chassi entre a PCB e a carcaça.
imagem
4. Ao fazer uma placa de PCB, para reduzir a interferência, o fio do solo deve formar uma forma de soma fechada?

Ao fabricar placas de PCB, a área do loop geralmente é reduzida para reduzir a interferência. Ao colocar a linha de terra, ela não deve ser colocada em forma fechada, mas é melhor organizá -lo em forma de ramo, e a área do solo deve ser aumentada o máximo possível.

imagem
5. Como ajustar a topologia de roteamento para melhorar a integridade do sinal?

Esse tipo de direção de sinal de rede é mais complicada, porque para sinais unidirecionais e bidirecionais e diferentes tipos de sinais de nível, as influências da topologia são diferentes e é difícil dizer qual topologia é benéfica para a qualidade do sinal. E ao fazer pré-simulação, qual topologia usar é muito exigente para os engenheiros, exigindo entendimento dos princípios do circuito, tipos de sinais e até dificuldade de fiação.
imagem
6. Como lidar com o layout e a fiação para garantir a estabilidade dos sinais acima de 100m?

A chave para a fiação de sinal digital de alta velocidade é reduzir o impacto das linhas de transmissão na qualidade do sinal. Portanto, o layout de sinais de alta velocidade acima de 100m exige que os traços de sinal sejam o mais curto possível. Nos circuitos digitais, os sinais de alta velocidade são definidos pelo tempo de atraso de aumento do sinal.

Além disso, diferentes tipos de sinais (como TTL, GTL, LVTTL) têm métodos diferentes para garantir a qualidade do sinal.