ਪੀਸੀਬੀ ਡਿਜ਼ਾਈਨ ਵਿੱਚ, ਐਨਾਲਾਗ ਸਰਕਟ ਅਤੇ ਡਿਜੀਟਲ ਸਰਕਟ ਵਿੱਚ ਅੰਤਰ ਇੰਨਾ ਵੱਡਾ ਕਿਉਂ ਹੈ?

ਇੰਜੀਨੀਅਰਿੰਗ ਖੇਤਰ ਵਿੱਚ ਡਿਜੀਟਲ ਡਿਜ਼ਾਈਨਰਾਂ ਅਤੇ ਡਿਜੀਟਲ ਸਰਕਟ ਬੋਰਡ ਡਿਜ਼ਾਈਨ ਮਾਹਿਰਾਂ ਦੀ ਗਿਣਤੀ ਲਗਾਤਾਰ ਵਧ ਰਹੀ ਹੈ, ਜੋ ਉਦਯੋਗ ਦੇ ਵਿਕਾਸ ਦੇ ਰੁਝਾਨ ਨੂੰ ਦਰਸਾਉਂਦੀ ਹੈ।ਹਾਲਾਂਕਿ ਡਿਜੀਟਲ ਡਿਜ਼ਾਈਨ 'ਤੇ ਜ਼ੋਰ ਨੇ ਇਲੈਕਟ੍ਰਾਨਿਕ ਉਤਪਾਦਾਂ ਵਿੱਚ ਵੱਡੇ ਵਿਕਾਸ ਕੀਤੇ ਹਨ, ਇਹ ਅਜੇ ਵੀ ਮੌਜੂਦ ਹੈ, ਅਤੇ ਇੱਥੇ ਹਮੇਸ਼ਾ ਕੁਝ ਸਰਕਟ ਡਿਜ਼ਾਈਨ ਹੋਣਗੇ ਜੋ ਐਨਾਲਾਗ ਜਾਂ ਅਸਲ ਵਾਤਾਵਰਣ ਨਾਲ ਇੰਟਰਫੇਸ ਕਰਦੇ ਹਨ।ਐਨਾਲਾਗ ਅਤੇ ਡਿਜੀਟਲ ਖੇਤਰਾਂ ਵਿੱਚ ਵਾਇਰਿੰਗ ਰਣਨੀਤੀਆਂ ਵਿੱਚ ਕੁਝ ਸਮਾਨਤਾਵਾਂ ਹਨ, ਪਰ ਜਦੋਂ ਤੁਸੀਂ ਬਿਹਤਰ ਨਤੀਜੇ ਪ੍ਰਾਪਤ ਕਰਨਾ ਚਾਹੁੰਦੇ ਹੋ, ਉਹਨਾਂ ਦੀਆਂ ਵੱਖੋ-ਵੱਖਰੀਆਂ ਵਾਇਰਿੰਗ ਰਣਨੀਤੀਆਂ ਦੇ ਕਾਰਨ, ਸਧਾਰਨ ਸਰਕਟ ਵਾਇਰਿੰਗ ਡਿਜ਼ਾਈਨ ਹੁਣ ਅਨੁਕੂਲ ਹੱਲ ਨਹੀਂ ਹੈ।

ਇਹ ਲੇਖ ਬਾਈਪਾਸ ਕੈਪਸੀਟਰਾਂ, ਪਾਵਰ ਸਪਲਾਈ, ਜ਼ਮੀਨੀ ਡਿਜ਼ਾਈਨ, ਵੋਲਟੇਜ ਦੀਆਂ ਗਲਤੀਆਂ, ਅਤੇ ਪੀਸੀਬੀ ਵਾਇਰਿੰਗ ਦੇ ਕਾਰਨ ਇਲੈਕਟ੍ਰੋਮੈਗਨੈਟਿਕ ਦਖਲਅੰਦਾਜ਼ੀ (EMI) ਦੇ ਰੂਪ ਵਿੱਚ ਐਨਾਲਾਗ ਅਤੇ ਡਿਜੀਟਲ ਵਾਇਰਿੰਗ ਵਿੱਚ ਬੁਨਿਆਦੀ ਸਮਾਨਤਾਵਾਂ ਅਤੇ ਅੰਤਰਾਂ ਦੀ ਚਰਚਾ ਕਰਦਾ ਹੈ।

ਸਰਕਟ ਬੋਰਡ 'ਤੇ ਬਾਈਪਾਸ ਜਾਂ ਡੀਕੌਪਲਿੰਗ ਕੈਪਸੀਟਰਾਂ ਨੂੰ ਜੋੜਨਾ ਅਤੇ ਬੋਰਡ 'ਤੇ ਇਨ੍ਹਾਂ ਕੈਪਸੀਟਰਾਂ ਦੀ ਸਥਿਤੀ ਡਿਜੀਟਲ ਅਤੇ ਐਨਾਲਾਗ ਡਿਜ਼ਾਈਨ ਲਈ ਆਮ ਸਮਝ ਹੈ।ਪਰ ਦਿਲਚਸਪ ਗੱਲ ਇਹ ਹੈ ਕਿ ਕਾਰਨ ਵੱਖਰੇ ਹਨ।

ਐਨਾਲਾਗ ਵਾਇਰਿੰਗ ਡਿਜ਼ਾਈਨ ਵਿੱਚ, ਬਾਈਪਾਸ ਕੈਪਸੀਟਰਾਂ ਦੀ ਵਰਤੋਂ ਆਮ ਤੌਰ 'ਤੇ ਪਾਵਰ ਸਪਲਾਈ 'ਤੇ ਉੱਚ-ਫ੍ਰੀਕੁਐਂਸੀ ਸਿਗਨਲਾਂ ਨੂੰ ਬਾਈਪਾਸ ਕਰਨ ਲਈ ਕੀਤੀ ਜਾਂਦੀ ਹੈ।ਜੇਕਰ ਬਾਈਪਾਸ ਕੈਪਸੀਟਰਾਂ ਨੂੰ ਸ਼ਾਮਲ ਨਹੀਂ ਕੀਤਾ ਜਾਂਦਾ ਹੈ, ਤਾਂ ਇਹ ਉੱਚ-ਆਵਿਰਤੀ ਵਾਲੇ ਸਿਗਨਲ ਪਾਵਰ ਸਪਲਾਈ ਪਿੰਨਾਂ ਰਾਹੀਂ ਸੰਵੇਦਨਸ਼ੀਲ ਐਨਾਲਾਗ ਚਿਪਸ ਵਿੱਚ ਦਾਖਲ ਹੋ ਸਕਦੇ ਹਨ।ਆਮ ਤੌਰ 'ਤੇ, ਇਹਨਾਂ ਉੱਚ-ਆਵਿਰਤੀ ਸਿਗਨਲਾਂ ਦੀ ਬਾਰੰਬਾਰਤਾ ਉੱਚ-ਆਵਿਰਤੀ ਸਿਗਨਲਾਂ ਨੂੰ ਦਬਾਉਣ ਲਈ ਐਨਾਲਾਗ ਡਿਵਾਈਸਾਂ ਦੀ ਸਮਰੱਥਾ ਤੋਂ ਵੱਧ ਜਾਂਦੀ ਹੈ।ਜੇਕਰ ਐਨਾਲਾਗ ਸਰਕਟ ਵਿੱਚ ਬਾਈਪਾਸ ਕੈਪੇਸੀਟਰ ਦੀ ਵਰਤੋਂ ਨਹੀਂ ਕੀਤੀ ਜਾਂਦੀ ਹੈ, ਤਾਂ ਸਿਗਨਲ ਮਾਰਗ ਵਿੱਚ ਸ਼ੋਰ ਸ਼ੁਰੂ ਹੋ ਸਕਦਾ ਹੈ, ਅਤੇ ਵਧੇਰੇ ਗੰਭੀਰ ਮਾਮਲਿਆਂ ਵਿੱਚ, ਇਹ ਵਾਈਬ੍ਰੇਸ਼ਨ ਦਾ ਕਾਰਨ ਵੀ ਬਣ ਸਕਦਾ ਹੈ।

ਐਨਾਲਾਗ ਅਤੇ ਡਿਜੀਟਲ ਪੀਸੀਬੀ ਡਿਜ਼ਾਈਨ ਵਿੱਚ, ਬਾਈਪਾਸ ਜਾਂ ਡੀਕਪਲਿੰਗ ਕੈਪਸੀਟਰ (0.1uF) ਨੂੰ ਜਿੰਨਾ ਸੰਭਵ ਹੋ ਸਕੇ ਡਿਵਾਈਸ ਦੇ ਨੇੜੇ ਰੱਖਿਆ ਜਾਣਾ ਚਾਹੀਦਾ ਹੈ।ਪਾਵਰ ਸਪਲਾਈ ਡੀਕਪਲਿੰਗ ਕੈਪਸੀਟਰ (10uF) ਨੂੰ ਸਰਕਟ ਬੋਰਡ ਦੇ ਪਾਵਰ ਲਾਈਨ ਦੇ ਪ੍ਰਵੇਸ਼ ਦੁਆਰ 'ਤੇ ਰੱਖਿਆ ਜਾਣਾ ਚਾਹੀਦਾ ਹੈ।ਸਾਰੇ ਮਾਮਲਿਆਂ ਵਿੱਚ, ਇਹਨਾਂ ਕੈਪਸੀਟਰਾਂ ਦੇ ਪਿੰਨ ਛੋਟੇ ਹੋਣੇ ਚਾਹੀਦੇ ਹਨ।

ਚਿੱਤਰ 2 ਵਿੱਚ ਸਰਕਟ ਬੋਰਡ 'ਤੇ, ਪਾਵਰ ਅਤੇ ਜ਼ਮੀਨੀ ਤਾਰਾਂ ਨੂੰ ਰੂਟ ਕਰਨ ਲਈ ਵੱਖ-ਵੱਖ ਰੂਟਾਂ ਦੀ ਵਰਤੋਂ ਕੀਤੀ ਜਾਂਦੀ ਹੈ।ਇਸ ਗਲਤ ਸਹਿਯੋਗ ਦੇ ਕਾਰਨ, ਸਰਕਟ ਬੋਰਡ 'ਤੇ ਇਲੈਕਟ੍ਰਾਨਿਕ ਹਿੱਸੇ ਅਤੇ ਸਰਕਟਾਂ ਦੇ ਇਲੈਕਟ੍ਰੋਮੈਗਨੈਟਿਕ ਦਖਲਅੰਦਾਜ਼ੀ ਦੇ ਅਧੀਨ ਹੋਣ ਦੀ ਸੰਭਾਵਨਾ ਵਧੇਰੇ ਹੁੰਦੀ ਹੈ।

ਚਿੱਤਰ 3 ਦੇ ਸਿੰਗਲ ਪੈਨਲ ਵਿੱਚ, ਸਰਕਟ ਬੋਰਡ ਦੇ ਕੰਪੋਨੈਂਟਸ ਦੀ ਪਾਵਰ ਅਤੇ ਜ਼ਮੀਨੀ ਤਾਰਾਂ ਇੱਕ ਦੂਜੇ ਦੇ ਨੇੜੇ ਹਨ।ਇਸ ਸਰਕਟ ਬੋਰਡ ਵਿੱਚ ਪਾਵਰ ਲਾਈਨ ਅਤੇ ਜ਼ਮੀਨੀ ਲਾਈਨ ਦਾ ਮੇਲ ਖਾਂਦਾ ਅਨੁਪਾਤ ਉਚਿਤ ਹੈ ਜਿਵੇਂ ਕਿ ਚਿੱਤਰ 2 ਵਿੱਚ ਦਿਖਾਇਆ ਗਿਆ ਹੈ। ਇਲੈਕਟ੍ਰੋਮੈਗਨੈਟਿਕ ਦਖਲ (EMI) ਦੇ ਅਧੀਨ ਸਰਕਟ ਬੋਰਡ ਵਿੱਚ ਇਲੈਕਟ੍ਰਾਨਿਕ ਕੰਪੋਨੈਂਟਸ ਅਤੇ ਸਰਕਟਾਂ ਦੀ ਸੰਭਾਵਨਾ 679/12.8 ਗੁਣਾ ਘੱਟ ਜਾਂਦੀ ਹੈ ਜਾਂ ਲਗਭਗ 54 ਵਾਰ.
　　
ਡਿਜ਼ੀਟਲ ਡਿਵਾਈਸਾਂ ਜਿਵੇਂ ਕਿ ਕੰਟਰੋਲਰ ਅਤੇ ਪ੍ਰੋਸੈਸਰਾਂ ਲਈ, ਡੀਕਪਲਿੰਗ ਕੈਪਸੀਟਰਾਂ ਦੀ ਵੀ ਲੋੜ ਹੁੰਦੀ ਹੈ, ਪਰ ਵੱਖ-ਵੱਖ ਕਾਰਨਾਂ ਕਰਕੇ।ਇਹਨਾਂ ਕੈਪਸੀਟਰਾਂ ਦਾ ਇੱਕ ਕੰਮ "ਲਘੂ" ਚਾਰਜ ਬੈਂਕ ਵਜੋਂ ਕੰਮ ਕਰਨਾ ਹੈ।

ਡਿਜੀਟਲ ਸਰਕਟਾਂ ਵਿੱਚ, ਗੇਟ ਸਟੇਟ ਸਵਿਚਿੰਗ ਕਰਨ ਲਈ ਆਮ ਤੌਰ 'ਤੇ ਵੱਡੀ ਮਾਤਰਾ ਵਿੱਚ ਕਰੰਟ ਦੀ ਲੋੜ ਹੁੰਦੀ ਹੈ।ਕਿਉਂਕਿ ਸਵਿਚਿੰਗ ਦੌਰਾਨ ਚਿੱਪ 'ਤੇ ਅਸਥਾਈ ਕਰੰਟ ਉਤਪੰਨ ਹੁੰਦੇ ਹਨ ਅਤੇ ਸਰਕਟ ਬੋਰਡ ਦੁਆਰਾ ਵਹਿ ਜਾਂਦੇ ਹਨ, ਇਸ ਲਈ ਵਾਧੂ "ਸਪੇਅਰ" ਖਰਚੇ ਲੈਣਾ ਫਾਇਦੇਮੰਦ ਹੁੰਦਾ ਹੈ।ਜੇਕਰ ਸਵਿਚਿੰਗ ਐਕਸ਼ਨ ਕਰਦੇ ਸਮੇਂ ਕਾਫ਼ੀ ਚਾਰਜ ਨਹੀਂ ਹੁੰਦਾ ਹੈ, ਤਾਂ ਪਾਵਰ ਸਪਲਾਈ ਵੋਲਟੇਜ ਬਹੁਤ ਬਦਲ ਜਾਵੇਗਾ।ਬਹੁਤ ਜ਼ਿਆਦਾ ਵੋਲਟੇਜ ਤਬਦੀਲੀ ਡਿਜ਼ੀਟਲ ਸਿਗਨਲ ਪੱਧਰ ਨੂੰ ਇੱਕ ਅਨਿਸ਼ਚਿਤ ਸਥਿਤੀ ਵਿੱਚ ਦਾਖਲ ਕਰਨ ਦਾ ਕਾਰਨ ਬਣ ਸਕਦੀ ਹੈ, ਅਤੇ ਡਿਜ਼ੀਟਲ ਡਿਵਾਈਸ ਵਿੱਚ ਸਟੇਟ ਮਸ਼ੀਨ ਨੂੰ ਗਲਤ ਢੰਗ ਨਾਲ ਕੰਮ ਕਰਨ ਦਾ ਕਾਰਨ ਬਣ ਸਕਦੀ ਹੈ।

ਸਰਕਟ ਬੋਰਡ ਟਰੇਸ ਰਾਹੀਂ ਵਹਿੰਦਾ ਸਵਿਚਿੰਗ ਕਰੰਟ ਵੋਲਟੇਜ ਨੂੰ ਬਦਲਣ ਦਾ ਕਾਰਨ ਬਣੇਗਾ, ਅਤੇ ਸਰਕਟ ਬੋਰਡ ਟਰੇਸ ਵਿੱਚ ਪਰਜੀਵੀ ਇੰਡਕਟੈਂਸ ਹੈ।ਵੋਲਟੇਜ ਤਬਦੀਲੀ ਦੀ ਗਣਨਾ ਕਰਨ ਲਈ ਹੇਠਾਂ ਦਿੱਤੇ ਫਾਰਮੂਲੇ ਦੀ ਵਰਤੋਂ ਕੀਤੀ ਜਾ ਸਕਦੀ ਹੈ: V = LdI/dt.ਉਹਨਾਂ ਵਿੱਚੋਂ: V = ਵੋਲਟੇਜ ਤਬਦੀਲੀ, L = ਸਰਕਟ ਬੋਰਡ ਟਰੇਸ ਇੰਡਕਟੈਂਸ, dI = ਟਰੇਸ ਰਾਹੀਂ ਮੌਜੂਦਾ ਤਬਦੀਲੀ, dt = ਮੌਜੂਦਾ ਤਬਦੀਲੀ ਦਾ ਸਮਾਂ।
　　
ਇਸ ਲਈ, ਬਹੁਤ ਸਾਰੇ ਕਾਰਨਾਂ ਕਰਕੇ, ਪਾਵਰ ਸਪਲਾਈ ਜਾਂ ਐਕਟਿਵ ਡਿਵਾਈਸਾਂ ਦੇ ਪਾਵਰ ਸਪਲਾਈ ਪਿੰਨਾਂ 'ਤੇ ਬਾਈਪਾਸ (ਜਾਂ ਡੀਕਪਲਿੰਗ) ਕੈਪੇਸੀਟਰਾਂ ਨੂੰ ਲਾਗੂ ਕਰਨਾ ਬਿਹਤਰ ਹੈ।

ਬਿਜਲੀ ਦੀ ਤਾਰ ਅਤੇ ਜ਼ਮੀਨੀ ਤਾਰ ਨੂੰ ਇਕੱਠੇ ਰੂਟ ਕੀਤਾ ਜਾਣਾ ਚਾਹੀਦਾ ਹੈ

ਇਲੈਕਟ੍ਰੋਮੈਗਨੈਟਿਕ ਦਖਲਅੰਦਾਜ਼ੀ ਦੀ ਸੰਭਾਵਨਾ ਨੂੰ ਘਟਾਉਣ ਲਈ ਪਾਵਰ ਕੋਰਡ ਅਤੇ ਜ਼ਮੀਨੀ ਤਾਰ ਦੀ ਸਥਿਤੀ ਚੰਗੀ ਤਰ੍ਹਾਂ ਮੇਲ ਖਾਂਦੀ ਹੈ।ਜੇਕਰ ਪਾਵਰ ਲਾਈਨ ਅਤੇ ਜ਼ਮੀਨੀ ਲਾਈਨ ਸਹੀ ਤਰ੍ਹਾਂ ਨਾਲ ਮੇਲ ਨਹੀਂ ਖਾਂਦੀ ਹੈ, ਤਾਂ ਇੱਕ ਸਿਸਟਮ ਲੂਪ ਤਿਆਰ ਕੀਤਾ ਜਾਵੇਗਾ ਅਤੇ ਸ਼ੋਰ ਪੈਦਾ ਹੋਣ ਦੀ ਸੰਭਾਵਨਾ ਹੈ।

ਇੱਕ PCB ਡਿਜ਼ਾਈਨ ਦੀ ਇੱਕ ਉਦਾਹਰਨ ਜਿੱਥੇ ਪਾਵਰ ਲਾਈਨ ਅਤੇ ਜ਼ਮੀਨੀ ਲਾਈਨ ਸਹੀ ਤਰ੍ਹਾਂ ਨਾਲ ਮੇਲ ਨਹੀਂ ਖਾਂਦੀਆਂ ਹਨ, ਚਿੱਤਰ 2 ਵਿੱਚ ਦਿਖਾਇਆ ਗਿਆ ਹੈ। ਇਸ ਸਰਕਟ ਬੋਰਡ 'ਤੇ, ਡਿਜ਼ਾਈਨ ਕੀਤਾ ਲੂਪ ਖੇਤਰ 697cm² ਹੈ।ਚਿੱਤਰ 3 ਵਿੱਚ ਦਰਸਾਏ ਗਏ ਢੰਗ ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹੋਏ, ਲੂਪ ਵਿੱਚ ਵੋਲਟੇਜ ਨੂੰ ਪ੍ਰੇਰਿਤ ਕਰਨ ਵਾਲੇ ਸਰਕਟ ਬੋਰਡ ਦੇ ਚਾਲੂ ਜਾਂ ਬੰਦ ਰੇਡੀਏਟਿਡ ਸ਼ੋਰ ਦੀ ਸੰਭਾਵਨਾ ਨੂੰ ਬਹੁਤ ਘੱਟ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ।

ਐਨਾਲਾਗ ਅਤੇ ਡਿਜੀਟਲ ਵਾਇਰਿੰਗ ਰਣਨੀਤੀਆਂ ਵਿੱਚ ਅੰਤਰ

▍ ਜ਼ਮੀਨੀ ਜਹਾਜ਼ ਇੱਕ ਸਮੱਸਿਆ ਹੈ

ਸਰਕਟ ਬੋਰਡ ਵਾਇਰਿੰਗ ਦਾ ਮੁਢਲਾ ਗਿਆਨ ਐਨਾਲਾਗ ਅਤੇ ਡਿਜੀਟਲ ਸਰਕਟਾਂ ਦੋਵਾਂ 'ਤੇ ਲਾਗੂ ਹੁੰਦਾ ਹੈ।ਅੰਗੂਠੇ ਦਾ ਇੱਕ ਬੁਨਿਆਦੀ ਨਿਯਮ ਇੱਕ ਨਿਰਵਿਘਨ ਜ਼ਮੀਨੀ ਜਹਾਜ਼ ਦੀ ਵਰਤੋਂ ਕਰਨਾ ਹੈ।ਇਹ ਆਮ ਸਮਝ ਡਿਜ਼ੀਟਲ ਸਰਕਟਾਂ ਵਿੱਚ dI/dt (ਸਮੇਂ ਦੇ ਨਾਲ ਵਰਤਮਾਨ ਵਿੱਚ ਤਬਦੀਲੀ) ਪ੍ਰਭਾਵ ਨੂੰ ਘਟਾਉਂਦੀ ਹੈ, ਜੋ ਜ਼ਮੀਨੀ ਸੰਭਾਵੀ ਨੂੰ ਬਦਲਦੀ ਹੈ ਅਤੇ ਐਨਾਲਾਗ ਸਰਕਟਾਂ ਵਿੱਚ ਦਾਖਲ ਹੋਣ ਲਈ ਸ਼ੋਰ ਦਾ ਕਾਰਨ ਬਣਦੀ ਹੈ।

ਇੱਕ ਅਪਵਾਦ ਦੇ ਨਾਲ, ਡਿਜੀਟਲ ਅਤੇ ਐਨਾਲਾਗ ਸਰਕਟਾਂ ਲਈ ਵਾਇਰਿੰਗ ਤਕਨੀਕਾਂ ਮੂਲ ਰੂਪ ਵਿੱਚ ਇੱਕੋ ਜਿਹੀਆਂ ਹਨ।ਐਨਾਲਾਗ ਸਰਕਟਾਂ ਲਈ, ਧਿਆਨ ਦੇਣ ਯੋਗ ਇਕ ਹੋਰ ਨੁਕਤਾ ਹੈ, ਉਹ ਹੈ, ਡਿਜ਼ੀਟਲ ਸਿਗਨਲ ਲਾਈਨਾਂ ਅਤੇ ਲੂਪਸ ਨੂੰ ਜ਼ਮੀਨੀ ਜਹਾਜ਼ ਵਿਚ ਐਨਾਲਾਗ ਸਰਕਟਾਂ ਤੋਂ ਜਿੰਨਾ ਸੰਭਵ ਹੋ ਸਕੇ ਦੂਰ ਰੱਖੋ।ਇਹ ਐਨਾਲਾਗ ਗਰਾਊਂਡ ਪਲੇਨ ਨੂੰ ਸਿਸਟਮ ਗਰਾਊਂਡ ਕੁਨੈਕਸ਼ਨ ਨਾਲ ਵੱਖਰੇ ਤੌਰ 'ਤੇ ਜੋੜ ਕੇ, ਜਾਂ ਐਨਾਲਾਗ ਸਰਕਟ ਨੂੰ ਸਰਕਟ ਬੋਰਡ ਦੇ ਦੂਰ ਸਿਰੇ 'ਤੇ ਰੱਖ ਕੇ ਪ੍ਰਾਪਤ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ, ਜੋ ਕਿ ਲਾਈਨ ਦਾ ਅੰਤ ਹੈ।ਇਹ ਸਿਗਨਲ ਮਾਰਗ 'ਤੇ ਬਾਹਰੀ ਦਖਲਅੰਦਾਜ਼ੀ ਨੂੰ ਘੱਟ ਤੋਂ ਘੱਟ ਰੱਖਣ ਲਈ ਕੀਤਾ ਜਾਂਦਾ ਹੈ।

ਡਿਜੀਟਲ ਸਰਕਟਾਂ ਲਈ ਅਜਿਹਾ ਕਰਨ ਦੀ ਕੋਈ ਲੋੜ ਨਹੀਂ ਹੈ, ਜੋ ਬਿਨਾਂ ਕਿਸੇ ਸਮੱਸਿਆ ਦੇ ਜ਼ਮੀਨੀ ਜਹਾਜ਼ 'ਤੇ ਬਹੁਤ ਸਾਰਾ ਰੌਲਾ ਬਰਦਾਸ਼ਤ ਕਰ ਸਕਦਾ ਹੈ।

ਚਿੱਤਰ 4 (ਖੱਬੇ) ਐਨਾਲਾਗ ਸਰਕਟ ਤੋਂ ਡਿਜੀਟਲ ਸਵਿਚਿੰਗ ਐਕਸ਼ਨ ਨੂੰ ਅਲੱਗ ਕਰਦਾ ਹੈ ਅਤੇ ਸਰਕਟ ਦੇ ਡਿਜੀਟਲ ਅਤੇ ਐਨਾਲਾਗ ਭਾਗਾਂ ਨੂੰ ਵੱਖ ਕਰਦਾ ਹੈ।(ਸੱਜੇ) ਉੱਚ ਬਾਰੰਬਾਰਤਾ ਅਤੇ ਘੱਟ ਬਾਰੰਬਾਰਤਾ ਨੂੰ ਜਿੰਨਾ ਸੰਭਵ ਹੋ ਸਕੇ ਵੱਖ ਕੀਤਾ ਜਾਣਾ ਚਾਹੀਦਾ ਹੈ, ਅਤੇ ਉੱਚ ਆਵਿਰਤੀ ਵਾਲੇ ਹਿੱਸੇ ਸਰਕਟ ਬੋਰਡ ਕਨੈਕਟਰਾਂ ਦੇ ਨੇੜੇ ਹੋਣੇ ਚਾਹੀਦੇ ਹਨ।

ਚਿੱਤਰ 5 ਪੀਸੀਬੀ 'ਤੇ ਦੋ ਨਜ਼ਦੀਕੀ ਟਰੇਸ ਲੇਆਉਟ, ਪਰਜੀਵੀ ਸਮਰੱਥਾ ਬਣਾਉਣਾ ਆਸਾਨ ਹੈ।ਇਸ ਕਿਸਮ ਦੀ ਸਮਰੱਥਾ ਦੀ ਮੌਜੂਦਗੀ ਦੇ ਕਾਰਨ, ਇੱਕ ਟਰੇਸ ਉੱਤੇ ਇੱਕ ਤੇਜ਼ ਵੋਲਟੇਜ ਤਬਦੀਲੀ ਦੂਜੇ ਟਰੇਸ ਉੱਤੇ ਇੱਕ ਮੌਜੂਦਾ ਸਿਗਨਲ ਪੈਦਾ ਕਰ ਸਕਦੀ ਹੈ।

ਚਿੱਤਰ 6 ਜੇਕਰ ਤੁਸੀਂ ਟਰੇਸ ਦੀ ਪਲੇਸਮੈਂਟ ਵੱਲ ਧਿਆਨ ਨਹੀਂ ਦਿੰਦੇ ਹੋ, ਤਾਂ PCB ਵਿੱਚ ਟਰੇਸ ਲਾਈਨ ਇੰਡਕਟੈਂਸ ਅਤੇ ਆਪਸੀ ਇੰਡਕਟੈਂਸ ਪੈਦਾ ਕਰ ਸਕਦੇ ਹਨ।ਇਹ ਪਰਜੀਵੀ ਇੰਡਕਟੈਂਸ ਡਿਜੀਟਲ ਸਵਿਚਿੰਗ ਸਰਕਟਾਂ ਸਮੇਤ ਸਰਕਟਾਂ ਦੇ ਸੰਚਾਲਨ ਲਈ ਬਹੁਤ ਨੁਕਸਾਨਦੇਹ ਹੈ।

▍ਕੰਪੋਨੈਂਟ ਟਿਕਾਣਾ

ਜਿਵੇਂ ਕਿ ਉੱਪਰ ਦੱਸਿਆ ਗਿਆ ਹੈ, ਹਰੇਕ PCB ਡਿਜ਼ਾਈਨ ਵਿੱਚ, ਸਰਕਟ ਦੇ ਸ਼ੋਰ ਵਾਲੇ ਹਿੱਸੇ ਅਤੇ "ਸ਼ਾਂਤ" ਭਾਗ (ਗੈਰ-ਸ਼ੋਰ ਵਾਲੇ ਹਿੱਸੇ) ਨੂੰ ਵੱਖ ਕੀਤਾ ਜਾਣਾ ਚਾਹੀਦਾ ਹੈ।ਆਮ ਤੌਰ 'ਤੇ, ਡਿਜ਼ੀਟਲ ਸਰਕਟ ਸ਼ੋਰ ਵਿੱਚ "ਅਮੀਰ" ਹੁੰਦੇ ਹਨ ਅਤੇ ਸ਼ੋਰ ਪ੍ਰਤੀ ਸੰਵੇਦਨਸ਼ੀਲ ਨਹੀਂ ਹੁੰਦੇ ਹਨ (ਕਿਉਂਕਿ ਡਿਜੀਟਲ ਸਰਕਟਾਂ ਵਿੱਚ ਵੋਲਟੇਜ ਸ਼ੋਰ ਸਹਿਣਸ਼ੀਲਤਾ ਵੱਧ ਹੁੰਦੀ ਹੈ);ਇਸਦੇ ਉਲਟ, ਐਨਾਲਾਗ ਸਰਕਟਾਂ ਦੀ ਵੋਲਟੇਜ ਸ਼ੋਰ ਸਹਿਣਸ਼ੀਲਤਾ ਬਹੁਤ ਘੱਟ ਹੈ।

ਦੋਵਾਂ ਵਿੱਚੋਂ, ਐਨਾਲਾਗ ਸਰਕਟ ਸ਼ੋਰ ਨੂੰ ਬਦਲਣ ਲਈ ਸਭ ਤੋਂ ਵੱਧ ਸੰਵੇਦਨਸ਼ੀਲ ਹੁੰਦੇ ਹਨ।ਇੱਕ ਮਿਕਸਡ-ਸਿਗਨਲ ਸਿਸਟਮ ਦੀ ਵਾਇਰਿੰਗ ਵਿੱਚ, ਇਹਨਾਂ ਦੋ ਸਰਕਟਾਂ ਨੂੰ ਵੱਖ ਕੀਤਾ ਜਾਣਾ ਚਾਹੀਦਾ ਹੈ, ਜਿਵੇਂ ਕਿ ਚਿੱਤਰ 4 ਵਿੱਚ ਦਿਖਾਇਆ ਗਿਆ ਹੈ।
　　
▍ਪੀਸੀਬੀ ਡਿਜ਼ਾਈਨ ਦੁਆਰਾ ਤਿਆਰ ਕੀਤੇ ਪਰਜੀਵੀ ਹਿੱਸੇ

ਦੋ ਬੁਨਿਆਦੀ ਪਰਜੀਵੀ ਤੱਤ ਜੋ ਸਮੱਸਿਆਵਾਂ ਦਾ ਕਾਰਨ ਬਣ ਸਕਦੇ ਹਨ ਪੀਸੀਬੀ ਡਿਜ਼ਾਈਨ ਵਿੱਚ ਆਸਾਨੀ ਨਾਲ ਬਣ ਜਾਂਦੇ ਹਨ: ਪਰਜੀਵੀ ਸਮਰੱਥਾ ਅਤੇ ਪਰਜੀਵੀ ਇੰਡਕਟੈਂਸ।

ਇੱਕ ਸਰਕਟ ਬੋਰਡ ਨੂੰ ਡਿਜ਼ਾਈਨ ਕਰਦੇ ਸਮੇਂ, ਦੋ ਟਰੇਸ ਇੱਕ ਦੂਜੇ ਦੇ ਨੇੜੇ ਰੱਖਣ ਨਾਲ ਪਰਜੀਵੀ ਸਮਰੱਥਾ ਪੈਦਾ ਹੋਵੇਗੀ।ਤੁਸੀਂ ਇਹ ਕਰ ਸਕਦੇ ਹੋ: ਦੋ ਵੱਖ-ਵੱਖ ਲੇਅਰਾਂ 'ਤੇ, ਇਕ ਟਰੇਸ ਨੂੰ ਦੂਜੇ ਟਰੇਸ ਦੇ ਸਿਖਰ 'ਤੇ ਰੱਖੋ;ਜਾਂ ਉਸੇ ਪਰਤ 'ਤੇ, ਇੱਕ ਟਰੇਸ ਨੂੰ ਦੂਜੇ ਟਰੇਸ ਦੇ ਅੱਗੇ ਰੱਖੋ, ਜਿਵੇਂ ਕਿ ਚਿੱਤਰ 5 ਵਿੱਚ ਦਿਖਾਇਆ ਗਿਆ ਹੈ।
　　
ਇਹਨਾਂ ਦੋ ਟਰੇਸ ਕੌਂਫਿਗਰੇਸ਼ਨਾਂ ਵਿੱਚ, ਇੱਕ ਟਰੇਸ ਉੱਤੇ ਸਮੇਂ ਦੇ ਨਾਲ ਵੋਲਟੇਜ ਵਿੱਚ ਬਦਲਾਅ (dV/dt) ਦੂਜੇ ਟਰੇਸ ਉੱਤੇ ਕਰੰਟ ਦਾ ਕਾਰਨ ਬਣ ਸਕਦਾ ਹੈ।ਜੇਕਰ ਦੂਸਰਾ ਟਰੇਸ ਉੱਚ ਅੜਿੱਕਾ ਹੈ, ਤਾਂ ਇਲੈਕਟ੍ਰਿਕ ਫੀਲਡ ਦੁਆਰਾ ਪੈਦਾ ਕੀਤਾ ਗਿਆ ਕਰੰਟ ਵੋਲਟੇਜ ਵਿੱਚ ਬਦਲ ਜਾਵੇਗਾ।
　　
ਤੇਜ਼ ਵੋਲਟੇਜ ਪਰਿਵਰਤਨ ਅਕਸਰ ਐਨਾਲਾਗ ਸਿਗਨਲ ਡਿਜ਼ਾਈਨ ਦੇ ਡਿਜੀਟਲ ਪਾਸੇ 'ਤੇ ਹੁੰਦੇ ਹਨ।ਜੇਕਰ ਤੇਜ਼ ਵੋਲਟੇਜ ਟਰਾਂਜਿਐਂਟਸ ਵਾਲੇ ਟਰੇਸ ਉੱਚ-ਇੰਪੇਡੈਂਸ ਐਨਾਲਾਗ ਟਰੇਸ ਦੇ ਨੇੜੇ ਹਨ, ਤਾਂ ਇਹ ਗਲਤੀ ਐਨਾਲਾਗ ਸਰਕਟ ਦੀ ਸ਼ੁੱਧਤਾ ਨੂੰ ਗੰਭੀਰਤਾ ਨਾਲ ਪ੍ਰਭਾਵਿਤ ਕਰੇਗੀ।ਇਸ ਵਾਤਾਵਰਣ ਵਿੱਚ, ਐਨਾਲਾਗ ਸਰਕਟਾਂ ਦੇ ਦੋ ਨੁਕਸਾਨ ਹਨ: ਉਹਨਾਂ ਦੀ ਸ਼ੋਰ ਸਹਿਣਸ਼ੀਲਤਾ ਡਿਜੀਟਲ ਸਰਕਟਾਂ ਨਾਲੋਂ ਬਹੁਤ ਘੱਟ ਹੈ;ਅਤੇ ਉੱਚ ਰੁਕਾਵਟ ਦੇ ਨਿਸ਼ਾਨ ਵਧੇਰੇ ਆਮ ਹਨ।
　　
ਹੇਠ ਲਿਖੀਆਂ ਦੋ ਤਕਨੀਕਾਂ ਵਿੱਚੋਂ ਇੱਕ ਦੀ ਵਰਤੋਂ ਕਰਕੇ ਇਸ ਵਰਤਾਰੇ ਨੂੰ ਘਟਾਇਆ ਜਾ ਸਕਦਾ ਹੈ।ਸਭ ਤੋਂ ਵੱਧ ਵਰਤੀ ਜਾਣ ਵਾਲੀ ਤਕਨੀਕ ਕੈਪੈਸੀਟੈਂਸ ਸਮੀਕਰਨ ਦੇ ਅਨੁਸਾਰ ਟਰੇਸ ਦੇ ਵਿਚਕਾਰ ਆਕਾਰ ਨੂੰ ਬਦਲਣਾ ਹੈ।ਬਦਲਣ ਲਈ ਸਭ ਤੋਂ ਪ੍ਰਭਾਵਸ਼ਾਲੀ ਆਕਾਰ ਦੋ ਟਰੇਸ ਵਿਚਕਾਰ ਦੂਰੀ ਹੈ।ਇਹ ਨੋਟ ਕੀਤਾ ਜਾਣਾ ਚਾਹੀਦਾ ਹੈ ਕਿ ਵੇਰੀਏਬਲ d ਕੈਪੈਸੀਟੈਂਸ ਸਮੀਕਰਨ ਦੇ ਹਰਕ ਵਿੱਚ ਹੈ।ਜਿਵੇਂ ਕਿ d ਵਧਦਾ ਹੈ, ਕੈਪੇਸਿਟਿਵ ਪ੍ਰਤੀਕ੍ਰਿਆ ਘਟਦੀ ਜਾਵੇਗੀ।ਇੱਕ ਹੋਰ ਵੇਰੀਏਬਲ ਜਿਸ ਨੂੰ ਬਦਲਿਆ ਜਾ ਸਕਦਾ ਹੈ ਉਹ ਹੈ ਦੋ ਟਰੇਸ ਦੀ ਲੰਬਾਈ।ਇਸ ਸਥਿਤੀ ਵਿੱਚ, ਲੰਬਾਈ L ਘਟਦੀ ਹੈ, ਅਤੇ ਦੋ ਟਰੇਸ ਦੇ ਵਿਚਕਾਰ ਕੈਪੇਸਿਟਿਵ ਪ੍ਰਤੀਕ੍ਰਿਆ ਵੀ ਘੱਟ ਜਾਵੇਗੀ।
　　
ਇੱਕ ਹੋਰ ਤਕਨੀਕ ਇਹਨਾਂ ਦੋ ਨਿਸ਼ਾਨਾਂ ਦੇ ਵਿਚਕਾਰ ਇੱਕ ਜ਼ਮੀਨੀ ਤਾਰ ਵਿਛਾਉਣਾ ਹੈ।ਜ਼ਮੀਨੀ ਤਾਰ ਘੱਟ ਅੜਿੱਕਾ ਹੈ, ਅਤੇ ਇਸ ਤਰ੍ਹਾਂ ਦਾ ਇੱਕ ਹੋਰ ਟਰੇਸ ਜੋੜਨ ਨਾਲ ਦਖਲਅੰਦਾਜ਼ੀ ਇਲੈਕਟ੍ਰਿਕ ਫੀਲਡ ਕਮਜ਼ੋਰ ਹੋ ਜਾਵੇਗੀ, ਜਿਵੇਂ ਕਿ ਚਿੱਤਰ 5 ਵਿੱਚ ਦਿਖਾਇਆ ਗਿਆ ਹੈ।
　　
ਸਰਕਟ ਬੋਰਡ ਵਿੱਚ ਪਰਜੀਵੀ ਇੰਡਕਟੈਂਸ ਦਾ ਸਿਧਾਂਤ ਪਰਜੀਵੀ ਕੈਪੈਸੀਟੈਂਸ ਦੇ ਸਮਾਨ ਹੈ।ਇਹ ਦੋ ਟਰੇਸ ਬਾਹਰ ਰੱਖਣ ਲਈ ਵੀ ਹੈ.ਦੋ ਵੱਖ-ਵੱਖ ਲੇਅਰਾਂ 'ਤੇ, ਇਕ ਟਰੇਸ ਨੂੰ ਦੂਜੇ ਟਰੇਸ ਦੇ ਸਿਖਰ 'ਤੇ ਰੱਖੋ;ਜਾਂ ਉਸੇ ਪਰਤ 'ਤੇ, ਇੱਕ ਟਰੇਸ ਨੂੰ ਦੂਜੇ ਦੇ ਅੱਗੇ ਰੱਖੋ, ਜਿਵੇਂ ਕਿ ਚਿੱਤਰ 6 ਵਿੱਚ ਦਿਖਾਇਆ ਗਿਆ ਹੈ।

ਇਹਨਾਂ ਦੋ ਵਾਇਰਿੰਗ ਸੰਰਚਨਾਵਾਂ ਵਿੱਚ, ਸਮੇਂ ਦੇ ਨਾਲ ਇੱਕ ਟਰੇਸ ਦੀ ਮੌਜੂਦਾ ਤਬਦੀਲੀ (dI/dt), ਇਸ ਟਰੇਸ ਦੇ ਪ੍ਰਵੇਸ਼ ਦੇ ਕਾਰਨ, ਉਸੇ ਟਰੇਸ 'ਤੇ ਵੋਲਟੇਜ ਪੈਦਾ ਕਰੇਗੀ;ਅਤੇ ਆਪਸੀ ਇੰਡਕਟੈਂਸ ਦੀ ਮੌਜੂਦਗੀ ਦੇ ਕਾਰਨ, ਇਹ ਦੂਜੇ ਟਰੇਸ 'ਤੇ ਇੱਕ ਅਨੁਪਾਤਕ ਕਰੰਟ ਪੈਦਾ ਕਰੇਗਾ।ਜੇ ਪਹਿਲੇ ਟਰੇਸ 'ਤੇ ਵੋਲਟੇਜ ਤਬਦੀਲੀ ਕਾਫ਼ੀ ਵੱਡੀ ਹੈ, ਤਾਂ ਦਖਲਅੰਦਾਜ਼ੀ ਡਿਜੀਟਲ ਸਰਕਟ ਦੀ ਵੋਲਟੇਜ ਸਹਿਣਸ਼ੀਲਤਾ ਨੂੰ ਘਟਾ ਸਕਦੀ ਹੈ ਅਤੇ ਗਲਤੀਆਂ ਦਾ ਕਾਰਨ ਬਣ ਸਕਦੀ ਹੈ।ਇਹ ਵਰਤਾਰਾ ਸਿਰਫ਼ ਡਿਜੀਟਲ ਸਰਕਟਾਂ ਵਿੱਚ ਹੀ ਨਹੀਂ ਵਾਪਰਦਾ, ਪਰ ਇਹ ਵਰਤਾਰਾ ਡਿਜੀਟਲ ਸਰਕਟਾਂ ਵਿੱਚ ਵਧੇਰੇ ਆਮ ਹੁੰਦਾ ਹੈ ਕਿਉਂਕਿ ਡਿਜੀਟਲ ਸਰਕਟਾਂ ਵਿੱਚ ਵੱਡੇ ਤਤਕਾਲ ਸਵਿਚਿੰਗ ਕਰੰਟ ਹੁੰਦੇ ਹਨ।
　　
ਇਲੈਕਟ੍ਰੋਮੈਗਨੈਟਿਕ ਦਖਲਅੰਦਾਜ਼ੀ ਸਰੋਤਾਂ ਤੋਂ ਸੰਭਾਵੀ ਸ਼ੋਰ ਨੂੰ ਖਤਮ ਕਰਨ ਲਈ, ਰੌਲੇ-ਰੱਪੇ ਵਾਲੇ I/O ਪੋਰਟਾਂ ਤੋਂ "ਸ਼ਾਂਤ" ਐਨਾਲਾਗ ਲਾਈਨਾਂ ਨੂੰ ਵੱਖ ਕਰਨਾ ਸਭ ਤੋਂ ਵਧੀਆ ਹੈ।ਇੱਕ ਘੱਟ-ਇੰਪੇਡੈਂਸ ਪਾਵਰ ਅਤੇ ਜ਼ਮੀਨੀ ਨੈੱਟਵਰਕ ਨੂੰ ਪ੍ਰਾਪਤ ਕਰਨ ਦੀ ਕੋਸ਼ਿਸ਼ ਕਰਨ ਲਈ, ਡਿਜੀਟਲ ਸਰਕਟ ਤਾਰਾਂ ਦੀ ਇੰਡਕਟੈਂਸ ਨੂੰ ਘੱਟ ਤੋਂ ਘੱਟ ਕੀਤਾ ਜਾਣਾ ਚਾਹੀਦਾ ਹੈ, ਅਤੇ ਐਨਾਲਾਗ ਸਰਕਟਾਂ ਦੇ ਕੈਪੇਸਿਟਿਵ ਕਪਲਿੰਗ ਨੂੰ ਘੱਟ ਤੋਂ ਘੱਟ ਕੀਤਾ ਜਾਣਾ ਚਾਹੀਦਾ ਹੈ।
　　
03

ਸਿੱਟਾ

ਡਿਜੀਟਲ ਅਤੇ ਐਨਾਲਾਗ ਰੇਂਜ ਨਿਰਧਾਰਤ ਕੀਤੇ ਜਾਣ ਤੋਂ ਬਾਅਦ, ਇੱਕ ਸਫਲ PCB ਲਈ ਸਾਵਧਾਨ ਰੂਟਿੰਗ ਜ਼ਰੂਰੀ ਹੈ।ਵਾਇਰਿੰਗ ਰਣਨੀਤੀ ਆਮ ਤੌਰ 'ਤੇ ਹਰ ਕਿਸੇ ਨੂੰ ਅੰਗੂਠੇ ਦੇ ਨਿਯਮ ਵਜੋਂ ਪੇਸ਼ ਕੀਤੀ ਜਾਂਦੀ ਹੈ, ਕਿਉਂਕਿ ਪ੍ਰਯੋਗਸ਼ਾਲਾ ਦੇ ਵਾਤਾਵਰਣ ਵਿੱਚ ਉਤਪਾਦ ਦੀ ਅੰਤਮ ਸਫਲਤਾ ਦੀ ਜਾਂਚ ਕਰਨਾ ਮੁਸ਼ਕਲ ਹੁੰਦਾ ਹੈ।ਇਸ ਲਈ, ਡਿਜੀਟਲ ਅਤੇ ਐਨਾਲਾਗ ਸਰਕਟਾਂ ਦੀਆਂ ਵਾਇਰਿੰਗ ਰਣਨੀਤੀਆਂ ਵਿੱਚ ਸਮਾਨਤਾਵਾਂ ਦੇ ਬਾਵਜੂਦ, ਉਹਨਾਂ ਦੀਆਂ ਵਾਇਰਿੰਗ ਰਣਨੀਤੀਆਂ ਵਿੱਚ ਅੰਤਰ ਨੂੰ ਪਛਾਣਿਆ ਜਾਣਾ ਚਾਹੀਦਾ ਹੈ ਅਤੇ ਗੰਭੀਰਤਾ ਨਾਲ ਲਿਆ ਜਾਣਾ ਚਾਹੀਦਾ ਹੈ।