ହାଇ ସ୍ପିଡ୍ PCB ଡିଜାଇନ୍ର ଶିକ୍ଷା ପ୍ରକ୍ରିୟାରେ, କ୍ରସଷ୍ଟାଲ୍ ଏକ ଗୁରୁତ୍ୱପୂର୍ଣ୍ଣ ଧାରଣା ଯାହା ଫାଶରିଟିଭ୍ ହେବା ଆବଶ୍ୟକ | ଇଲେକ୍ଟ୍ରୋମୋଜ୍ୟାଙ୍କନେଟିକ୍ ଇଣ୍ଟରଫେରେସନ୍ସର ପ୍ରସ୍ୱ୍ର ଏକ ମୁଖ୍ୟ ଉପାୟ | ଅସନ୍ତୁଳିତ ସଙ୍କେତ ରେଖା, ନିୟନ୍ତ୍ରଣ ରେଖା, ଏବଂ I \, ପୋର୍ଟଗୁଡିକ ରାଇଟ୍ ହୋଇଛି | କ୍ରସଷ୍ଟାଲ୍କ ସର୍କିଟ୍ କିମ୍ବା ଉପାଦାନଗୁଡ଼ିକର ଅସ୍ୱାଭାବିକ କାର୍ଯ୍ୟ ହୋଇପାରେ |

କ୍ରସଷ୍ଟାଲ୍ |

ଇଲେକ୍ଟ୍ରୋମ୍ୟାଗ୍ନେଟିକ୍ କନ୍ସଲିଂରେ ଅବିବାହିତ ଟ୍ରାନ୍ସମିସନ୍ ଲାଇନ୍ରେ ଅବିବାହିତ ଟ୍ରାନ୍ସମିସନ ଲାଇନର ଅସମ୍ପୂର୍ଣ୍ଣ ଶବ୍ଦ ହସ୍ତକ୍ଷେପକୁ ସୂଚିତ କରେ | ଟ୍ରାନ୍ସମିସନ ଲାଇନ୍ ମଧ୍ୟରେ ପାରସ୍ପରିକ ଚିତ୍ତାକର୍ଷକ ଏବଂ ପାରସ୍ପରିକ କ୍ଷମତା ଦ୍ୱାରା ଏହି ବାଧା ସୃଷ୍ଟି ହୁଏ | PCB ସ୍ତରର ପାରାମକାର କରେ, ସଙ୍କେତ ରେଖା ବ୍ୟବଧାନ, ଡ୍ରାଇଭିଂ ଶେଷର ବ electrical ଦ୍ୟୁତିକ ବ beoust ଳୀ, ଏବଂ ରେଖା ସମାପ୍ତି ପଦ୍ଧତିଗୁଡ଼ିକରେ ଏବଂ କ୍ରାସଷ୍ଟାଲ୍କ ଉପରେ ଏକ ନିର୍ଦ୍ଦିଷ୍ଟ ପ୍ରଭାବ ଅଛି |

କ୍ରସଷ୍ଟାଲ୍କକୁ ଦୂର କରିବା ପାଇଁ ମୁଖ୍ୟ ପଦକ୍ଷେପ ହେଉଛି:

ସମାନ୍ତରାଳ ତାରର ବ୍ୟବଧାନ ବୃଦ୍ଧି ଏବଂ ENDD ନିୟମକୁ ଅନୁସରଣ କରନ୍ତୁ;

ସମାନ୍ତରାଳ ତାରଗୁଡ଼ିକ ମଧ୍ୟରେ ଏକ ଗ୍ରାଉଣ୍ଡ୍ ବିଚ୍ଛିନ୍ନତା ତାରକୁ ସନ୍ନିବେଶ କରନ୍ତୁ;

ତାରଯୁକ୍ତ ସ୍ତର ଏବଂ ଭୂମି ବିମାନକୁ ମଧ୍ୟରେ ଦୂରତା ହ୍ରାସ କରନ୍ତୁ |

ରେଖା ମଧ୍ୟରେ କ୍ରସଷ୍ଟାଲ୍କ ହ୍ରାସ କରିବାକୁ, ରେଖା ବ୍ୟବଧାନ ଯଥେଷ୍ଟ ହେବା ଉଚିତ୍ | ଯେତେବେଳେ ରେଖା କେନ୍ଦ୍ର ବ୍ୟବଧାନ 3 ଗୁଣ କମ୍ ନୁହେଁ, ଲାଇନ୍ ୱିଣ୍ଡସ୍ ପାରସ୍ପରିକ କ୍ଷେତ୍ରର 70% ଇଲେକ୍ଟ୍ରିକ୍ କ୍ଷେତ୍ରର 70% ଇଲେକ୍ଟ୍ରିକ୍ କ୍ଷେତ୍ରର 70% ରେଭେଷ୍ଟ୍ରିକ୍ କ୍ଷେତ୍ରକୁ ବାଧା ବାଧାରୀ ଭାବରେ ରଖାଯାଇପାରେ, ଯାହାକୁ 3W ନିୟମ କୁହାଯାଏ | ଯଦି ଆପଣ ପରସ୍ପର ସହିତ ବାଧା ବିନା 98% ଇଲେକ୍ଟ୍ରିକ୍ କ୍ଷେତ୍ର ହାସଲ କରିବାକୁ ଚାହୁଁଛନ୍ତି, ତେବେ ଆପଣ ଏକ 10W ବ୍ୟବଧାନ ବ୍ୟବହାର କରିପାରିବେ |

ଟିପ୍ପଣୀ: ପ୍ରକୃତ pcb ଡିଜାଇନ୍ ରେ, cresstalk ଏଡାଇବା ପାଇଁ 3W ନିୟମ ସମ୍ପୂର୍ଣ୍ଣ ଆବଶ୍ୟକତା ପୂରଣ କରିପାରିବ ନାହିଁ |

PCB ରେ କ୍ରସଷ୍ଟାଲ୍କକୁ ଏଡାଇବା ପାଇଁ ଉପାୟ |

PCB ରେ କ୍ରସଷ୍ଟାଲ୍କକୁ ଏଡାଇବା ପାଇଁ, ଇଞ୍ଜିନିୟର୍ସ pbb ଡିଜାଇନ୍ ଏବଂ ଲେଆଉଟ୍ ର ଦିଗରୁ ଭାବିପାରିବେ, ଯେପରିକି:

1 ଫଙ୍କସନ୍ ଅନୁଯାୟୀ ଲୋରେ ଗଠନକୁ କ୍ଲାସିକ୍ ଉପକରଣ ସିରିଜ୍ ଏବଂ ବସ୍ ସଂରଚନାକୁ କଠୋର ନିୟନ୍ତ୍ରଣରେ ରଖିବା |

2। ଉପାଦାନଗୁଡ଼ିକ ମଧ୍ୟରେ ଶାରୀରିକ ଦୂରତାକୁ କମ୍ କରନ୍ତୁ |

3 ଉଚ୍ଚ-ସ୍ପିଡ୍ ସିଗନାଲ୍ ରେଖା ଏବଂ ଉପାଦାନଗୁଡିକ (ଯେପରିକି ସ୍ଫଟିକ୍ ଓକିଲଟର) i / () ଅନ୍ତcon ସଂଯୋଗ ଇଣ୍ଟରସେସ୍ ଇଣ୍ଟରଫେସ୍ ଏବଂ ପ୍ୟାକେଜ୍ ବ୍ୟାଖ୍ୟାରେ ସଂକ୍ରମିତ ହେବା ଉଚିତ୍ |

4 ଉଚ୍ଚ ଗତିର ରେଖା ପାଇଁ ସଠିକ୍ ସମାପ୍ତି ପ୍ରଦାନ କରନ୍ତୁ |

5। ପ୍ରତ୍ୟେକକୁ ସମାନ୍ତରାଳ ଭାବରେ ସମାନ୍ତରାଳ ଭାବରେ ସମାନ୍ତରାଳ ଭାବରେ ସମାନ ଏବଂ ଇଣ୍ଡିକକ୍ଟିଭ୍ କନ୍ସଲିଂକୁ କମ୍ କରିବାକୁ ଟ୍ରାକ୍ ମଧ୍ୟରେ ପର୍ଯ୍ୟାପ୍ତ ବ୍ୟବଚ୍ଛା ଯୋଗାଇଥାଏ |

6। ସଂଲଗ୍ନ ସ୍ତରଗୁଡିକରେ ତାର (ମାଇକ୍ରୋଷ୍ଟ୍ରିପ୍ କିମ୍ବା ଷ୍ଟ୍ରିପ୍ଲିନ୍) ପରସ୍ପର ପାଇଁ ପାର୍ସସିଭ୍ ବ୍ୟାକ୍ଲିଂକୁ ରୋକିବା ପାଇଁ ପରସ୍ପର ପ୍ରତି ବିଭ୍ରାନ୍ତ ହେବା ଉଚିତ |

7 ସଙ୍କେତ ଏବଂ ଭୂମି ବିମାନ ମଧ୍ୟରେ ଦୂରତା ହ୍ରାସ କରନ୍ତୁ |

8। ଉଚ୍ଚମାନ ଶବ୍ଦ ନିର୍ଗମନ ଉତ୍ସଗୁଡିକ (ଘଣ୍ଟା, I / O, ହାଇ ସ୍ପିଡ୍ ଇଣ୍ଟରପେନ୍ସନ୍) ଏବଂ ବିଭିନ୍ନ ସଙ୍କେତ ବିଭିନ୍ନ ସ୍ତରରେ ବଣ୍ଟନ ହୁଏ |

9। ସିଗନାଲ୍ ଲାଇନ ମଧ୍ୟରେ ଦୂରତା ବୃଦ୍ଧି କରନ୍ତୁ, ଯାହା କ୍ୟାପସିଭ୍ କ୍ରସଷ୍ଟାଲ୍କୁ ପ୍ରଭାବଶାଳୀ କରିଥାଏ |

10। ସୀସା ଫଳରେ ଅଂଶଗୁଡ଼ିକୁ ହ୍ରାସ କର, ବହୁତ ଉଚ୍ଚ ପ୍ରତିବନ୍ଧକ ଲୋଡ୍ ଏବଂ ଅତି ନିମ୍ନ ପରିଶ୍ରମ ଲୋଡ୍ ବ୍ୟବହାର କରି ଏଥିରୁ ଦୂରେଇ ରହିବା ଠାରୁ ଦୂରେଇ ଯାଏ, ଲକ୍ ଏବଂ ଲୋକକ୍ ମଧ୍ୟରେ ଆନାଗୋଲଗ୍ ସର୍କିଟୋସନକୁ ସ୍ଥିର କରିବାକୁ ଚେଷ୍ଟା କରେ | କାରଣ ଉଚ୍ଚ ଇଙ୍କିଡାନ୍ସ ଲୋଡ୍ ଅଧିକ ଉଚ୍ଚ ଆକୋପିସ୍ ଭୋଟେଜ୍ ହେତୁ, ଅତି ଉଚ୍ଚ ଟୋପିଟ୍ ଲୋଡ୍ ବ୍ୟବହାର କରିବାବେଳେ କ୍ୟାସିଭ୍ଫିକ୍ କ୍ରସଷ୍ଟାଲ୍କ ବୃଦ୍ଧି କରିବ, ଏବଂ ଜଳବାତ୍ରା ସଂରକ୍ଷଣ ସ୍ଥାନ ଯୋଗୁଁ ସମ୍ପୂର୍ଣ୍ଣ କମ୍ ଟୋପିଙ୍ଗର ବ exp ଼ିବ, ଏବଂ ସଫେକ୍ଟିଭ୍ କ୍ରସଷ୍ଟାଲ୍ ବୃଦ୍ଧି ହେବ |

11। Pcb ର ଭିତର ସ୍ତରରେ ଉଚ୍ଚ-ଗତି ପର୍ଯ୍ୟାୟ ସଙ୍କେତ ସଜାଡ଼ାନ୍ତୁ |

12। BT ସାର୍ଟିଫିକେଟ୍ ସିଗନାଲର ଅଖଣ୍ଡତା ନିଶ୍ଚିତ କରିବାକୁ ଏବଂ ଓଭରଶୋଟକୁ ରୋକିବା ପାଇଁ ଟେକ୍ନୋଲୋଜି ମେଳ ଟ୍ୟାଗିଂ ବ୍ୟବହାର କରନ୍ତୁ |

13। ଧ୍ୟାନ ଦିଅନ୍ତୁ ଯେ ଫାଷ୍ଟ ରିଙ୍ଗିଂ ଧାର (Tr≤3ns) ସହିତ ସଙ୍କେତଗୁଡ଼ିକ ପାଇଁ, ସେଟିଂ ଭୂମିରେ ଥିବା ଏକ ସଙ୍କେତ ସଂରକ୍ଷଣ କର, ଏବଂ କିଛି ସିଗନାଲ୍ ଲାଇନ୍ଗୁଡ଼ିକୁ ବ୍ୟବସ୍ଥା କର ଯାହାକି eft1b କିମ୍ବା Esd ଦ୍ୱାରା ପ୍ରତିବନ୍ଧିତ ହୋଇ ନାହିଁ |

14 ଯେତେ ଯଥାସମ୍ଭବ ଭୂମି ବିମାନକୁ ବ୍ୟବହାର କରନ୍ତୁ | ଗ୍ରାନସକ୍ଷୀ ବିମାନ ବ୍ୟବହାର କରୁଥିବା ସଙ୍କେତ ରେଖା ସାଇନ୍ ପ୍ଲେନ୍ରେ ତୁଳନା କରେ ଯାହା ଗ୍ରାଉଣ୍ଡ ପ୍ଲେନ ବ୍ୟବହାର କରେ ନାହିଁ |

15 | ସିଗନାଲ୍ ହାଇ-ଫ୍ରିକ୍ୱେନ୍ସି ସିଗନାଲ୍ ଏବଂ ସମ୍ବେଦନଶୀଳ ସଙ୍କେତ ଭୂମିରେ ପ୍ରକ୍ରିୟାକରଣ ହୋଇଛି, ଏବଂ ଡବଲ୍ ପ୍ୟାନେଲରେ ଗ୍ରାଉଡ୍ ଟେକ୍ନୋଲୋଜର ବ୍ୟବହାର 10-15dB ଆଭିମୁସନ୍ ହାସଲ କରିବ |

16 | ସନ୍ତୁଳିତ ତାର, ield ାଲ ହୋଇଥିବା ତାର କିମ୍ବା କୋକ୍ସିଆଲ୍ ତାରକୁ ବ୍ୟବହାର କରନ୍ତୁ |

17। ନିର୍ଯ୍ୟାତନା ସଙ୍କେତ ରେଖା ଏବଂ ସମ୍ବେଦନଶୀଳ ରେଖା ଫିଲ୍ଟର୍ କରନ୍ତୁ |

18 ଏହା ଯଥେଷ୍ଟ ସ୍ତର ଏବଂ ତାର ଆକାରର ଏବଂ ତାରିକାଲ୍ସ ବ୍ୟବଧାନକୁ ସ୍ଥିର କର, ସମାନ୍ତରାଳ ସଙ୍କେତ ଏବଂ ସମାନ୍ତରାଳ ରେଖା ମଧ୍ୟରେ ଦୂରତାକୁ ଛୋଟ କରିପାରିବ, ଏବଂ ଏହି ପଦକ୍ଷେପଗୁଡିକ ମଧ୍ୟରେ କ୍ରସଷ୍ଟାଲ୍କକୁ ନଷ୍ଟ କରିପାରେ |