१: मुद्रित तारको चौडाइ छनोट गर्ने आधार: मुद्रित तारको न्यूनतम चौडाइ तारबाट बग्ने वर्तमानसँग सम्बन्धित छ: रेखाको चौडाइ धेरै सानो छ, मुद्रित तारको प्रतिरोध ठूलो छ, र भोल्टेज ड्रप लाइनमा ठूलो छ, जसले सर्किटको प्रदर्शनलाई असर गर्छ। लाइन चौडाइ धेरै फराकिलो छ, तारहरूको घनत्व उच्च छैन, बोर्ड क्षेत्र बढ्छ, लागत वृद्धिको अतिरिक्त, यो लघुकरणको लागि अनुकूल छैन। यदि हालको लोडलाई 20A / mm2 को रूपमा गणना गरिन्छ, जब तामाले ढाकिएको पन्नीको मोटाई 0.5 MM हुन्छ, (सामान्यतया धेरै), 1MM (लगभग 40 MIL) लाइन चौडाइको वर्तमान लोड 1 A हुन्छ, त्यसैले लाइन चौडाइ हो। 1-2.54 MM (40-100 MIL) ले सामान्य आवेदन आवश्यकताहरू पूरा गर्न सक्छ। उच्च-शक्ति उपकरण बोर्डमा ग्राउन्ड तार र बिजुली आपूर्ति शक्तिको आकार अनुसार उचित रूपमा बढाउन सकिन्छ। कम पावर डिजिटल सर्किटहरूमा, तारहरूको घनत्व सुधार गर्न, न्यूनतम लाइन चौडाइ 0.254-1.27MM (10-15MIL) लिएर सन्तुष्ट हुन सक्छ। एउटै सर्किट बोर्डमा, पावर कर्ड। ग्राउन्ड तार सिग्नल तार भन्दा बाक्लो छ।

2: रेखा स्पेसिङ: जब यो 1.5MM (लगभग 60 MIL) हुन्छ, रेखाहरू बीचको इन्सुलेशन प्रतिरोध 20 M ohms भन्दा बढी हुन्छ, र रेखाहरू बीचको अधिकतम भोल्टेज 300 V सम्म पुग्न सक्छ। जब लाइन स्पेसिङ 1MM (40 MIL) हुन्छ ), रेखाहरू बीचको अधिकतम भोल्टेज 200V छ त्यसैले, मध्यम र कम भोल्टेजको सर्किट बोर्डमा (लाइनहरू बीचको भोल्टेज 200V भन्दा बढी हुँदैन), लाइन स्पेसिङ 1.0-1.5 MM (40-60 MIL) को रूपमा लिइन्छ। । कम भोल्टेज सर्किटहरूमा, जस्तै डिजिटल सर्किट प्रणालीहरूमा, ब्रेकडाउन भोल्टेजलाई विचार गर्न आवश्यक छैन, किनकि लामो उत्पादन प्रक्रियाले अनुमति दिन्छ, धेरै सानो हुन सक्छ।

3: प्याड: 1 / 8W प्रतिरोधकको लागि, प्याड लिड व्यास 28MIL पर्याप्त छ, र 1 / 2 W को लागि, व्यास 32 MIL छ, लिड प्वाल धेरै ठूलो छ, र प्याड तामाको औंठी चौडाइ अपेक्षाकृत कम छ, प्याड को आसंजन मा कमी को परिणामस्वरूप। यो खस्न सजिलो छ, सीसा प्वाल धेरै सानो छ, र कम्पोनेन्ट प्लेसमेन्ट गाह्रो छ।

4: सर्किट किनारा कोर्नुहोस्: सीमा रेखा र कम्पोनेन्ट पिन प्याड बीचको सबैभन्दा छोटो दूरी 2MM भन्दा कम हुन सक्दैन, (सामान्यतया 5MM बढी उचित हुन्छ) अन्यथा, सामग्री काट्न गाह्रो हुन्छ।

5: कम्पोनेन्ट लेआउटको सिद्धान्त: A: सामान्य सिद्धान्त: PCB डिजाइनमा, यदि सर्किट प्रणालीमा डिजिटल सर्किट र एनालग सर्किटहरू छन् भने। साथै उच्च-वर्तमान सर्किटहरू, तिनीहरू प्रणालीहरू बीचको युग्मनलाई कम गर्न छुट्टै राखिएको हुनुपर्छ। एउटै प्रकारको सर्किटमा, कम्पोनेन्टहरू सिग्नल प्रवाह दिशा र प्रकार्य अनुसार ब्लक र विभाजनहरूमा राखिन्छन्।

6: इनपुट सिग्नल प्रशोधन इकाई, आउटपुट सिग्नल ड्राइभ तत्व सर्किट बोर्ड छेउको नजिक हुनुपर्छ, इनपुट र आउटपुटको हस्तक्षेप कम गर्नको लागि, इनपुट र आउटपुट सिग्नल लाइन सकेसम्म छोटो बनाउनुहोस्।

7: कम्पोनेन्ट प्लेसमेन्ट दिशा: कम्पोनेन्टहरू केवल दुई दिशामा व्यवस्थित गर्न सकिन्छ, तेर्सो र ठाडो। अन्यथा, प्लग-इनहरूलाई अनुमति छैन।

८: तत्व स्पेसिङ। मध्यम घनत्व बोर्डहरूका लागि, कम पावर प्रतिरोधकहरू, क्यापेसिटरहरू, डायोडहरू, र अन्य अलग कम्पोनेन्टहरू जस्ता साना कम्पोनेन्टहरू बीचको स्पेसिङ प्लग-इन र वेल्डिङ प्रक्रियासँग सम्बन्धित छ। वेभ सोल्डरिङको समयमा, कम्पोनेन्ट स्पेसिङ 50-100MIL (1.27-2.54MM) हुन सक्छ। ठूला, जस्तै 100MIL लिनु, एकीकृत सर्किट चिप, कम्पोनेन्ट स्पेसिङ सामान्यतया 100-150MIL हुन्छ।

9: जब कम्पोनेन्टहरू बीचको सम्भावित भिन्नता ठूलो हुन्छ, कम्पोनेन्टहरू बीचको स्पेसिङ डिस्चार्ज रोक्नको लागि पर्याप्त ठूलो हुनुपर्छ।

10: IC मा, decoupling capacitor चिपको पावर सप्लाई ग्राउन्ड पिनको नजिक हुनुपर्छ। अन्यथा, फिल्टरिङ प्रभाव खराब हुनेछ। डिजिटल सर्किटहरूमा, डिजिटल सर्किट प्रणालीहरूको भरपर्दो सञ्चालन सुनिश्चित गर्न, आईसी डिकपलिंग क्यापेसिटरहरू प्रत्येक डिजिटल एकीकृत सर्किट चिपको पावर सप्लाई र ग्राउन्डको बीचमा राखिन्छन्। Decoupling capacitors सामान्यतया 0.01 ~ 0.1 UF को क्षमता संग सिरेमिक चिप क्यापेसिटर प्रयोग गर्दछ। डिकपलिंग क्यापेसिटर क्षमताको छनोट सामान्यतया प्रणाली अपरेटिङ फ्रिक्वेन्सी F को पारस्परिक आधारमा आधारित हुन्छ। साथै, सर्किट पावर सप्लाईको प्रवेशद्वारमा पावर लाइन र ग्राउन्डको बीचमा 10UF क्यापेसिटर र 0.01 UF सिरेमिक क्यापेसिटर पनि आवश्यक हुन्छ।

11: घडी सर्किटको जडान लम्बाइ कम गर्न एकल चिप माइक्रो कम्प्युटर चिपको घडीको सिग्नल पिनसँग घण्टा ह्यान्ड सर्किट कम्पोनेन्ट सकेसम्म नजिक हुनुपर्छ। र तलको तार नचलाउनु राम्रो हुन्छ।