मुद्रित सर्किट बोर्डका आधारभूत विशेषताहरू सब्सट्रेट बोर्डको प्रदर्शनमा निर्भर गर्दछ। मुद्रित सर्किट बोर्डको प्राविधिक प्रदर्शन सुधार गर्न मुद्रित सर्किट विवरण बोर्डको प्रदर्शन पहिले सुधार गर्नुपर्दछ। मुद्रित सर्किट बोर्डको विकासको आवश्यकताहरू पूरा गर्न, विभिन्न नयाँ सामग्रीहरू क्रमशः विकसित र प्रयोग भइरहेको छ।
हालसालैका वर्षहरूमा pcb मार्केटले कम्प्युटरबाट कम्प्युटरबाट सञ्चारमा परिवर्तन गरेको छ, आधार स्टेशनहरू, सर्भरहरू, र मोबाइल टर्मिनलगायत। स्मार्टफोन द्वारा प्रतिनिधित्व गरिएको मोबाइल संचार उपकरणहरू उच्च घनत्व, पातलो, र उच्च कार्यक्षमता को प्रतिनिधित्व छ। मुद्रित सर्किट टेक्नोलोजीको सब्सट्रेट सामग्रीबाट अतुलनीय छ, जसमा पीसीबीको सब्सट्रेटको प्राविधिक आवश्यकताहरू पनि समावेश छ। सब्सट्रेट सामग्रीहरूको सम्बन्धित सामग्री अब उद्योगको सन्दर्भको लागि विशेष लेखमा संगठित गरिएको छ।
1 उच्च-घनत्व र राम्रो-लाइनका लागि माग
1.1 तामा पन्नीको लागि मांग
Pcbs सबै उच्च-घनत्व र पातलो लाइन विकास तिर विकास गर्दै छन्, र HDI बोर्डहरू विशेष गरी प्रमुख छन्। दस बर्ष पहिले, आईपीसीले HDI बोर्डलाई लाइन चौडाइ / लाइन स्पेडिंग (L / S) 0.0mm / 0.0.0.0. अब उद्योग मूलतः μ0μ M0μm को परम्परागत l / s प्राप्त गर्दछ, र or0μm of0μm को एक उन्नत l / s। जापानको 201 2013 को स्थापना टेक्नोलोजी रोडम्याप डाटा जुन 201 2014 मा हो, HDI बोर्डको परम्परागत l / s ले उन्नत l / s को 35 μm थियो।
PCB सर्किट प्लान्ट गठन, परम्परागत रासायनिक ecching प्रक्रिया (घटाउने विधि) तामा लाइनहरु को लागी कम लाइनहरु को न्यूनतम सीमा, र पातलो तामाको मापन को न्यूनतम सीमा हो, र ~ μ ~ 12M) को लागी। पातलो तामाको फील सीलसीएचए सीक्राको उच्च मूल्यको कारण र पातलो तामा झुकाव ल्याउने थुप्रै कारखानाले 1μ वटा तामा पन्की उत्पादन गर्दछ र त्यसपछि उत्पादनको समयमा तामार तहबाट पातलो पार्न प्रयोग गर्दछ। यस विधिमा धेरै प्रक्रियाहरू, गाह्रो मोटाई मोटाई नियन्त्रण र उच्च लागत छ। पातलो तामा पन्नी प्रयोग गर्नु राम्रो हुन्छ। थप रूपमा, जब PCB सर्किट l / s कम 20μ भन्दा कम छ, पातलो तामा झुकावहरू प्रयोग गर्न गाह्रो हुन्छ। यसको लागि अल्ट्रा-पातलो तामा कुल्ला (~ ~ ~μ ~μ ~μ ~μ ~μ ~μ ~μ ~μ ~μ ~ ~ ~ ~ ~μ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ 400 पातलो तामा कुल्हारको क्यारियरमा जोडिएको छ।
पातलो ताल्ला गिरावटको अतिरिक्त, हालको राम्रो लाइनहरू तामाको सतहको सतहमा कम नरकको आवश्यक छ। सामान्यतया, तामाको पन्की र सब्सट्रेट बीचको बन्धन शक्ति सुधार गर्न र कन्ड्युटरिक पिलिंगको शक्ति सुनिश्चित गर्न, तामा डायल लेयर राइजेन हो। परम्परागत तामा फोलमाको नरतीपन μμm भन्दा ठूलो छ। सबकेपरमा तामामा नक्काई चुचुराहरूको एम्बेडिंगले पिल्दै पेलिंग प्रतिरोधलाई सुधार गर्दछ, तर लाइनहरूले तारको शुद्धता नियन्त्रण गर्न, जो राम्रो लाइनहरूको लागि धेरै महत्त्वपूर्ण छ। रेखा विशेष गरी गम्भीर छ। तसर्थ, कम रूखहरू (μ μ सम्म भन्दा कम) र कम नबुत्ती (1.5 μ μm) आवश्यक छ।
1.2 लेनाइटेटेड गुणा शिशुहरूको लागि माग
एचडीआई बोर्डको प्राविधिक सुविधा भनेको निर्माण प्रक्रिया (भ्रष्टालपुरित), सामान्य तवरले प्रयोग गरिएको रेनिन-लेभ-लेपेटेड-लेपस्क्ली गिलास कपडा र तामामा विलाप भएको तह राम्रो हुन्छ। वर्तमानमा, अर्ध-एडेटिभ विधि (SAP) वा सुधारिएको सेमी-प्रशोधित विधिहरू (MSAP) अपनाइएको छ, र त्यसपछि एक विधानाहीन तामाको प्लेटिंग प्रयोग गरिन्छ। किनकि तामाको तह अत्यन्तै पातलो छ, राम्रो लाइनहरू गठन गर्न सजिलो छ।
अर्ध-एडमिटिभ विधिको एक मुख्य बुँदाहरू भनेको लालचेट गरिएको गुणा शिष्टता सामग्री हो। उच्च-घनत्वको राम्रो रेखाका आवश्यकताहरू पूरा गर्न, लालाबद्ध सामग्रीले डाइबिनेटेन्ट इलेक्ट्रिक गुणहरूको आवश्यकताहरू अगाडि बढाउँदछ, इन्सुलेशन, घाटा प्रतिरोध, बन्धन बल, साथै। वर्तमानमा अन्तर्राष्ट्रिय HID ले मिडिया सामग्रीहरू जापान अजन्टोमोटो कम्पनीको सुदृढीकरणको साथ एब्रोगरिकको भण्डारको साथ प्रयोग गर्दछ जुन अरोगात्मक पाउडर प्रयोग गर्दछ, र कठोरता बढाउन। । त्यहाँ समान पातलो फिल्मी सेकिलिसी रासायनिक कम्पनीको सामग्री, र ताइवान औद्योगिक प्रविधि संवेदना संस्थान पनि विकास भएको छ। Abf सामग्रीहरू निरन्तर सुधार गरी विकसित र विकसित छन्। विशेष रूपमा लामिट सामग्रीको नयाँ पुस्ताले कम सतहको कतै कतै कतै कतै कतै आवश्यक छ, कम थर्मल विस्तार, र पातलो कठोर हानी।
विश्वव्यापी अर्धन्डुनिक प्याकेजिंगमा, आईसी प्याकेजिंग सब्सट्रेटहरूले जैविक सब्सट्रेटको साथ सिरेमिक सब्सट्रेटहरूको प्रतिस्थापन गरेका छन्। फ्लिप चिप (एफसी) प्याकेजिंग सब्सट्रेटहरूको पिच सानो र सानो हुँदै गइरहेको छ। अब विशिष्ट रेखा चौडाई / लाइन स्पेसिंग 1 μm भाग हो, र यो भविष्यमा पातलो हुनेछ। बहु-लेयर क्यारियरको प्रदर्शन मुख्यतया कम डायलेक्ट्रिक गुणहरू, कम थर्मल विस्तार गुणा योग्य र उच्च तान प्रतिरोधको आवश्यकता पर्दछ, र कम-लागत सब्सट्रेटको आधारमा। हाल, राम्रो सर्किटहरूको मास उत्पादन सामान्यतया लालसाइट्सले लाजरत इन्सुलेशन र पातलो तामा पन्नीको एमएमए एएसएमएमएस प्रक्रिया अपनाउँछ। L / S भन्दा कम 10μM भन्दा कमको साथ सर्किट बान्कीहरू निर्माण गर्न साप विधि प्रयोग गर्नुहोस्।
जब पीसीबीएस डेनर र पातलो, एचडीआई बोर्ड टेक्नोलोजीबाट कोरियाल इलेयर इन्टरनेक्शन लिमिनेटहरू (अविस्कार) मा कोरसेटि arts हकनेन्टहरू समावेश गरिएको छ। कुनै-ले-ले-लेन इन्टरनेक्शन मिमिनेटेट HDI बोर्डहरू उही प्रकार्यका साथ कोर-बन्धन भएको भन्दा राम्रो हुन्छ। क्षेत्र र मोटाई करीव 2 25% ले कम गर्न सकिन्छ। यीले पातलो र उत्तर प्रेषिक तहको राम्रो बिजुली गुणहरू कायम गर्नुपर्दछ।
2 उच्च फ्रिक्वेन्सी र उच्च गतिको माग
इलेक्ट्रोनिक संचार टेक्नोलोजीले वायरलेसबाट ताररहित, कम फ्रिक्वेन्सी र कम गतिबाट उच्च फ्रिक्वेन्सी र उच्च गतिमा। हालको मोबाइल फोन प्रदर्शन 4G जी प्रविष्ट भएको छ र G जीतर्फ सर्नेछ, जुन छिटो प्रसारण गति र ठूलो प्रसारण क्षमता हो। विश्वव्यापी बादलको आगमन युगको डबल ट्राफिक, र उच्च-फ्रिक्वेन्सी र उच्च-गति संचार उपकरण एक अपरिहार्य प्रवृत्ति हो। PCB उच्च-फ्रिक्वेन्सी र उच्च-गति प्रसारणको लागि उपयुक्त छ। स shite ्केत डिजाइनर र सर्किट इन्जिनिटी कायम गर्न र सर्किट वा सर्किट अखण्डता कायम गर्न, र पीसीबी उत्पादन कायम गर्न, एक उच्च प्रदर्शन सबमिट हुनु महत्त्वपूर्ण छ उच्च प्रदर्शन सबमिट गर्न महत्त्वपूर्ण छ।
पीसीबीको समस्या समाधान गर्नको लागि गति र साइन इन इन्जिस्टिविटी, ईन्जिनियर ईन्जिनियरहरू मुख्यतया इलेक्ट्रिकल सिग्नल घाटा गुणहरूमा ध्यान केन्द्रित गर्दछ। सब्सट्रेटको चयनका लागि मुख्य कारकहरू डाइलेट्रिक स्थिरता (DK) र डाइबिट्रिक घाटा (DF) हुन्। जब DK 4 र DF0.010 भन्दा कम हुन्छ, यो एक मध्यम DK / DF लेमिनेटेट हुन्छ, र जब डीएस / डीएफ ग्रेडका रोटीहरू कम हुन्छ, अब त्यहाँ विभिन्न प्रकारका छूटहरू छन्।
वर्तमानमा, प्राय जसो प्रयोग गरिएको उच्च-फ्रिक्वेन्सी सर्किट रेडियो सबर्घहरू मुख्यतया फ्लोरिन-आधारित रेफनिन्स, पोलिफनीन ईथर (PPOPERE) रेनिन्छ र परिमार्जित युगोक्सी रेमिन्छ। फ्लोरिन-आधारित डाइरेशन्ट्रिक सब्सट्रेटहरू, जस्तै पोलिटेट्राफाल्टिनलीन (PTFE), न्यूनतम डाइलेट्रिक गुणहरू छन् र सामान्यतया 5 GSZ माथि प्रयोग गरिन्छ। त्यहाँ परिमार्जित EPOXY FR-4 वा पीपीओ सब्सट्रेट पनि छन्।
माथि उल्लेखित रेनिन र अन्य इन्सुलेटेन्ट सामग्रीहरू, कन्ड्युटरिकल तालमा सतह कच्चा (प्रोफाइल तामा) सिग्नल प्रसारण नोक्सानलाई असर गर्ने महत्त्वपूर्ण पक्ष पनि हो जुन छालाको प्रभाव (स्कारिष्ट प्रभावले प्रभावित पारेको छ। उच्च-प्रयत्नीकरण स crite ्ग्रेस सार्को बखत तारमा रहेको छालाको प्रभाव विनियोजन गर्ने प्रवृत्ति भनेको तारको सेक्सानको केन्द्रमा विभागमा उत्पन्न भएको छ, ताकि हालको वा सर्तले तारको सतहमा ध्यान दिन्छ। कन्डक्टरको सतह कचौराले प्रसारण संकेत गुमाउँदा असर गर्छ र चिल्लो सतहको क्षति सानो छ।
समान आवृत्तिमा, तामाको सतहको असभ्यता ठूलो, अधिक संकेत घाटा। त्यसकारण, वास्तविक उत्पादनमा, हामी सकेसम्म सतह तामाोपनको रूखलाई नियन्त्रण गर्ने प्रयास गर्दछौं। क्वेरी बललाई प्रभावित नगरी सम्भव भएसम्म असse ्गली विशेष गरी 10 GZ माथि दायरामा संकेतहरूको लागि। 10ghzz मा, तामामा स्याल मोटा 1μμ भन्दा कम हुनु आवश्यक छ, र सुपर-फर्मर कपर पन्नी (सतह on0.04μ0.04μ0) प्रयोग गर्नु राम्रो हो। तामाको नक्कली तामाको फोरमको सतह एक उपयुक्त अक्सिडेशन उपचार र बन्धन प्रणालीको साथ संयुक्त हुन आवश्यक छ। निकट भविष्यमा त्यहाँ एक रेनिन-निर्धारित तामा तारिप पक्ल हुनेछ जुन लगभग कुनै रूपरेखाको साथ, जुन उच्च बोक्राको शक्ति हुन सक्छ र डाईलेक्ट्रिक नोक्सानमा असर गर्दैन।