मुद्रित सर्किट बोर्डको आधारभूत विशेषताहरू सब्सट्रेट बोर्डको प्रदर्शनमा निर्भर गर्दछ।मुद्रित सर्किट बोर्डको प्राविधिक कार्यसम्पादन सुधार गर्न, मुद्रित सर्किट सब्सट्रेट बोर्डको प्रदर्शनलाई पहिले सुधार गर्नुपर्छ।मुद्रित सर्किट बोर्डको विकासको आवश्यकताहरू पूरा गर्न, विभिन्न नयाँ सामग्रीहरू बिस्तारै विकसित र प्रयोगमा राखिएको छ।

हालैका वर्षहरूमा, PCB बजारले आफ्नो फोकस कम्प्युटरबाट संचारमा सारियो, बेस स्टेशनहरू, सर्भरहरू, र मोबाइल टर्मिनलहरू सहित।स्मार्टफोनले प्रतिनिधित्व गर्ने मोबाइल सञ्चार उपकरणहरूले PCB लाई उच्च घनत्व, पातलो र उच्च कार्यक्षमतामा ल्याएको छ।मुद्रित सर्किट टेक्नोलोजी सब्सट्रेट सामग्रीबाट अविभाज्य छ, जसमा PCB सब्सट्रेटहरूको प्राविधिक आवश्यकताहरू पनि समावेश छन्।सब्सट्रेट सामग्रीको सान्दर्भिक सामग्री अब उद्योगको सन्दर्भको लागि विशेष लेखमा व्यवस्थित गरिएको छ।

१ उच्च घनत्व र फाइन-लाइनको माग

1.1 तामा पन्नीको लागि माग

PCB हरू सबै उच्च-घनत्व र पातलो-लाइन विकास तिर विकास गर्दैछन्, र HDI बोर्डहरू विशेष गरी प्रमुख छन्।दस वर्ष पहिले, IPC ले HDI बोर्डलाई ०.१mm/0.1mm र तलको लाइन चौडाइ/लाइन स्पेसिङ (L/S) को रूपमा परिभाषित गरेको थियो।अब उद्योग मूलतः 60μm को एक पारंपरिक L/S, र 40μm को उन्नत L/S प्राप्त गर्दछ।स्थापना प्रविधि रोडम्याप डेटाको जापानको 2013 संस्करण हो कि 2014 मा, HDI बोर्डको परम्परागत L/S 50μm थियो, उन्नत L/S 35μm थियो, र परीक्षण-उत्पादित L/S 20μm थियो।

पीसीबी सर्किट ढाँचा गठन, तामा पन्नी सब्सट्रेटमा फोटोइमेजिङ पछि परम्परागत रासायनिक नक्काशी प्रक्रिया (घटक विधि), फाइन लाइनहरू बनाउनको लागि घटाउने विधिको न्यूनतम सीमा लगभग 30μm छ, र पातलो तामा पन्नी (9 ~ 12μm) सब्सट्रेट आवश्यक छ।पातलो तामा पन्नी CCL को उच्च मूल्य र पातलो तामा पन्नी ल्यामिनेशन मा धेरै दोष को कारण, धेरै कारखानाहरु 18μm तामा पन्नी उत्पादन र त्यसपछि उत्पादन को समयमा तामा तह पातलो गर्न नक्काशी प्रयोग।यस विधिमा धेरै प्रक्रियाहरू, कठिन मोटाई नियन्त्रण, र उच्च लागत छ।यो पातलो तामा पन्नी प्रयोग गर्न राम्रो छ।थप रूपमा, जब PCB सर्किट L/S 20μm भन्दा कम हुन्छ, पातलो तामा पन्नी ह्यान्डल गर्न सामान्यतया गाह्रो हुन्छ।यसको लागि अति पातलो तामाको पन्नी (३~५μm) सब्सट्रेट र क्यारियरमा जोडिएको अति पातलो तामाको पन्नी चाहिन्छ।

पातलो तामाको पन्नीको अतिरिक्त, हालको फाइन लाइनहरूलाई तामाको पन्नीको सतहमा कम नरमपन चाहिन्छ।सामान्यतया, तामा पन्नी र सब्सट्रेट बीचको बन्धन बल सुधार गर्न र कन्डक्टर पिलिङ बल सुनिश्चित गर्न, तामा पन्नी तह रफ गरिएको छ।परम्परागत तामा पन्नीको नरमपन 5μm भन्दा ठूलो छ।सब्सट्रेटमा तामाको पन्नीको नराम्रो चुचुराहरू इम्बेड गर्दा पिलिङ प्रतिरोधमा सुधार हुन्छ, तर लाइन इचिङको क्रममा तारको शुद्धतालाई नियन्त्रण गर्न, इम्बेडिङ सब्सट्रेट चुचुराहरू बाँकी रहन सजिलो हुन्छ, जसले गर्दा लाइनहरू बीचको सर्ट सर्किट हुन्छ वा इन्सुलेशन कम हुन्छ। , जुन फाइन लाइनहरूको लागि धेरै महत्त्वपूर्ण छ।रेखा विशेष गरी गम्भीर छ।तसर्थ, कम नरमपन (3 μm भन्दा कम) र अझ कम खुरदरा (1.5 μm) सहितको कपर फोइल आवश्यक छ।

1.2 लेमिनेटेड डाइलेक्ट्रिक पानाहरूको लागि माग

HDI बोर्डको प्राविधिक विशेषता भनेको बिल्डअप प्रक्रिया (BuildingUpProcess), सामान्यतया प्रयोग हुने राल-कोटेड कपर पन्नी (RCC), वा अर्ध-क्योर गरिएको इपोक्सी गिलास कपडा र तामा पन्नीको ल्यामिनेटेड तहले राम्रो रेखाहरू प्राप्त गर्न गाह्रो हुन्छ।हाल, सेमी-एडिटिभ मेथड (एसएपी) वा सुधारिएको सेमी-प्रोसेस्ड मेथड (एमएसएपी) लाई अपनाइन्छ, अर्थात्, स्ट्याकिंगको लागि इन्सुलेट डाइलेक्ट्रिक फिल्म प्रयोग गरिन्छ, र त्यसपछि तामा बनाउनको लागि इलेक्ट्रोलेस कपर प्लेटिङ प्रयोग गरिन्छ। कन्डक्टर तह।किनभने तामाको तह अत्यन्त पातलो छ, यो फाइन लाइनहरू बनाउन सजिलो छ।

सेमी-एडिटिभ विधिको मुख्य बिन्दुहरू मध्ये एक लेमिनेटेड डाइलेक्ट्रिक सामग्री हो।उच्च घनत्व फाइन लाइनहरूको आवश्यकताहरू पूरा गर्न, लेमिनेटेड सामग्रीले डाइलेक्ट्रिक इलेक्ट्रिकल गुणहरू, इन्सुलेशन, गर्मी प्रतिरोध, बन्धन बल, आदि, साथै HDI बोर्डको प्रक्रिया अनुकूलनताको आवश्यकताहरू अगाडि राख्छ।हाल, अन्तर्राष्ट्रिय एचडीआई लेमिनेटेड मिडिया सामग्रीहरू मुख्यतया जापान अजिनोमोटो कम्पनीको ABF/GX श्रृंखला उत्पादनहरू हुन्, जसले सामग्रीको कठोरता सुधार गर्न अकार्बनिक पाउडर थप्न विभिन्न क्युरिङ एजेन्टहरूसँग इपोक्सी रेजिन प्रयोग गर्दछ र CTE, र ग्लास फाइबर कपडालाई कम गर्दछ। यो पनि कठोरता बढाउन प्रयोग गरिन्छ।।जापानको सेकिसुई केमिकल कम्पनीको पातलो फिल्म ल्यामिनेट सामग्री पनि छन् र ताइवान औद्योगिक प्रविधि अनुसन्धान संस्थानले पनि त्यस्ता सामग्रीहरू विकास गरेको छ।ABF सामग्रीहरू पनि निरन्तर सुधार र विकसित हुन्छन्।लेमिनेटेड सामग्रीको नयाँ पुस्तालाई विशेष गरी कम सतह खुरदरापन, कम थर्मल विस्तार, कम डाइलेक्ट्रिक हानि, र पातलो कडा बलियो बनाउन आवश्यक छ।

ग्लोबल सेमीकन्डक्टर प्याकेजिङ्गमा, IC प्याकेजिङ सब्सट्रेटहरूले सिरेमिक सब्सट्रेटहरूलाई जैविक सब्सट्रेटहरू प्रतिस्थापन गरेको छ।फ्लिप चिप (FC) प्याकेजिङ्ग सब्सट्रेटको पिच सानो र सानो हुँदै गइरहेको छ।अब सामान्य रेखा चौडाइ/लाइन स्पेसिङ 15μm छ, र यो भविष्यमा पातलो हुनेछ।बहु-तह वाहकको प्रदर्शनलाई मुख्यतया कम डाइलेक्ट्रिक गुणहरू, कम थर्मल विस्तार गुणांक र उच्च ताप प्रतिरोध, र प्रदर्शन लक्ष्यहरू पूरा गर्ने आधारमा कम लागत सब्सट्रेटहरूको खोजी आवश्यक पर्दछ।वर्तमानमा, फाइन सर्किटहरूको ठूलो उत्पादनले मूलतया लेमिनेटेड इन्सुलेशन र पातलो तामा पन्नीको MSPA प्रक्रिया अपनाउछ।10μm भन्दा कम L/S संग सर्किट ढाँचा निर्माण गर्न SAP विधि प्रयोग गर्नुहोस्।

जब PCBs सघन र पातलो हुन्छ, HDI बोर्ड टेक्नोलोजी कोर-युक्त ल्यामिनेटबाट कोरलेस Anylayer इन्टरकनेक्शन ल्यामिनेटहरू (Anylayer) मा विकसित भएको छ।एउटै प्रकार्यका साथ कुनै पनि-तह इन्टरकनेक्शन ल्यामिनेट HDI बोर्डहरू कोर-समाहित लमिनेट HDI बोर्डहरू भन्दा राम्रो छन्।क्षेत्र र मोटाई लगभग 25% ले घटाउन सकिन्छ।यिनीहरूले पातलो प्रयोग गर्नुपर्छ र डाइलेक्ट्रिक तहको राम्रो विद्युतीय गुणहरू कायम राख्नुपर्छ।

2 उच्च आवृत्ति र उच्च गति माग

विद्युतीय सञ्चार प्रविधिको दायरा तारबाट ताररहित, कम आवृत्ति र कम गतिबाट उच्च आवृत्ति र उच्च गतिसम्म हुन्छ।हालको मोबाइल फोनको कार्यसम्पादन 4G मा प्रवेश गरिसकेको छ र 5G तर्फ सर्नेछ, अर्थात् द्रुत प्रसारण गति र ठूलो प्रसारण क्षमता।ग्लोबल क्लाउड कम्प्युटिङ युगको आगमनले डाटा ट्राफिकलाई दोब्बर बनाएको छ, र उच्च-फ्रिक्वेन्सी र उच्च-गति सञ्चार उपकरणहरू एक अपरिहार्य प्रवृत्ति हो।PCB उच्च आवृत्ति र उच्च गति प्रसारण लागि उपयुक्त छ।सर्किट डिजाइनमा सिग्नल हस्तक्षेप र हानि कम गर्न, सिग्नल अखण्डता कायम राख्न, र डिजाइन आवश्यकताहरू पूरा गर्न PCB निर्माण कायम राख्नको लागि, यो उच्च-प्रदर्शन सब्सट्रेट हुनु महत्त्वपूर्ण छ।

PCB वृद्धि गति र संकेत अखण्डता को समस्या को समाधान गर्न को लागी, डिजाइन ईन्जिनियरहरु मुख्यतया बिजुली संकेत हानि गुणहरु मा ध्यान केन्द्रित गर्दछ।सब्सट्रेटको चयनका लागि मुख्य कारकहरू डाइलेक्ट्रिक स्थिरता (Dk) र डाइलेक्ट्रिक हानि (Df) हुन्।जब Dk 4 र Df0.010 भन्दा कम छ, यो एक मध्यम Dk/Df ल्यामिनेट हो, र जब Dk 3.7 र Df0.005 भन्दा कम छ, यो कम Dk/Df ग्रेड ल्यामिनेट हो, अब त्यहाँ विभिन्न प्रकारका सब्सट्रेटहरू छन्। छनोट गर्न बजार प्रवेश गर्न।

वर्तमानमा, सबैभन्दा सामान्य रूपमा प्रयोग हुने उच्च-फ्रिक्वेन्सी सर्किट बोर्ड सब्सट्रेटहरू मुख्यतया फ्लोरिन-आधारित रेजिनहरू, पोलिफेनिलिन ईथर (पीपीओ वा पीपीई) रेजिनहरू र परिमार्जित इपोक्सी रेजिनहरू हुन्।फ्लोरिनमा आधारित डाइइलेक्ट्रिक सब्सट्रेटहरू, जस्तै पोलिटेट्राफ्लुरोइथिलीन (PTFE), सबैभन्दा कम डाइलेक्ट्रिक गुणहरू छन् र सामान्यतया 5 GHz माथि प्रयोग गरिन्छ।त्यहाँ परिमार्जित epoxy FR-4 वा PPO सब्सट्रेटहरू पनि छन्।

माथि उल्लिखित राल र अन्य इन्सुलेट सामग्रीको अतिरिक्त, कन्डक्टर तामाको सतहको खुरदरापन (प्रोफाइल) पनि संकेत प्रसारण हानिलाई असर गर्ने एक महत्त्वपूर्ण कारक हो, जुन छालाको प्रभाव (स्किन इफेक्ट) बाट प्रभावित हुन्छ।छालाको प्रभाव भनेको उच्च-फ्रिक्वेन्सी सिग्नल ट्रान्समिशनको समयमा तारमा उत्पन्न हुने इलेक्ट्रोम्याग्नेटिक इन्डक्सन हो, र इन्डक्टन्स तारको खण्डको केन्द्रमा ठूलो हुन्छ, जसले गर्दा वर्तमान वा संकेत तारको सतहमा केन्द्रित हुन्छ।कन्डक्टरको सतहको नरमपनले प्रसारण संकेतको हानिलाई असर गर्छ, र चिल्लो सतहको हानि सानो छ।

एउटै फ्रिक्वेन्सीमा, तामाको सतहको नरमपन जति बढी हुन्छ, त्यति नै ठूलो सङ्केत हानि हुन्छ।त्यसकारण, वास्तविक उत्पादनमा, हामी सकेसम्म सतहको तामाको मोटाईको नरमपनलाई नियन्त्रण गर्ने प्रयास गर्छौं।बन्धन बललाई असर नगरी रूफनेस सकेसम्म सानो छ।विशेष गरी 10 GHz माथिको दायरामा संकेतहरूको लागि।10GHz मा, तामाको पन्नी खुरदना 1μm भन्दा कम हुनु आवश्यक छ, र यो सुपर-प्लानर कपर पन्नी (सतह खुरदरापन 0.04μm) प्रयोग गर्न राम्रो छ।तामा पन्नीको सतह खुरदरा पनि उपयुक्त अक्सीकरण उपचार र बन्धन राल प्रणाली संग जोड्न आवश्यक छ।निकट भविष्यमा, त्यहाँ लगभग कुनै रूपरेखा बिना एक राल-लेपित तामा पन्नी हुनेछ, जसको छालाको बल उच्च हुन सक्छ र डाइलेक्ट्रिक हानिलाई असर गर्दैन।