LDO နှင့် နှိုင်းယှဉ်ပါက DC-DC ၏ circuit သည် ပိုမိုရှုပ်ထွေးပြီး ဆူညံနေပြီး အပြင်အဆင်နှင့် layout လိုအပ်ချက်များမှာ ပိုမိုမြင့်မားပါသည်။ အပြင်အဆင် အရည်အသွေးသည် DC-DC ၏ စွမ်းဆောင်ရည်ကို တိုက်ရိုက် သက်ရောက်မှု ရှိသောကြောင့် DC-DC ၏ အပြင်အဆင်ကို နားလည်ရန် အလွန်အရေးကြီးပါသည်။

1. အပြင်အဆင် မကောင်းပါ။
●EMI၊ DC-DC SW pin တွင် ပိုမိုမြင့်မားသော dv/dt ရှိမည်ဖြစ်ပြီး၊ မြင့်မားသော dv/dt သည် အတော်လေးကြီးမားသော EMI အနှောင့်အယှက်ဖြစ်စေသည်။
● မြေပြင်ဆူညံသံ၊ မြေပြင်လိုင်းက မကောင်းတော့၊ မြေပြင်ဝိုင်ယာကြိုးပေါ်တွင် အတော်လေးကြီးမားသော ကူးပြောင်းသံများ ထွက်ပေါ်ပြီး အဆိုပါ ဆူညံသံများသည် ဆားကစ်၏ အခြားအစိတ်အပိုင်းများကို ထိခိုက်စေမည်ဖြစ်သည်။
● ဝိုင်ယာကြိုးပေါ်တွင် ဗို့အားကျဆင်းမှုကို ထုတ်ပေးသည်။ ဝိုင်ယာကြိုးရှည်လွန်းပါက ဝိုင်ယာကြိုးပေါ်တွင် ဗို့အားကျဆင်းလာပြီး DC-DC တစ်ခုလုံး၏ စွမ်းဆောင်ရည်ကို လျော့ကျသွားမည်ဖြစ်သည်။

2. အထွေထွေအခြေခံမူများ
● ကြီးမားသော လက်ရှိပတ်လမ်းကို တိုနိုင်သမျှတိုအောင် ပြောင်းပါ။
● signal ground နှင့် high-current ground (power ground) ကို သီးခြားစီ ဖြတ်သန်းပြီး chip GND ရှိ အမှတ်တစ်ခုတည်းတွင် ချိတ်ဆက်ထားသည်။

① Short switching loop
အောက်ဖော်ပြပါပုံရှိ အနီရောင် LOOP1 သည် DC-DC high-side pipe ကိုဖွင့်ထားပြီး low-side pipe ကိုပိတ်သောအခါတွင် လက်ရှိစီးဆင်းသည့် ဦးတည်ချက်ဖြစ်သည်။ အစိမ်းရောင် LOOP2 သည် အမြင့်ဘက်ပိုက်ကို ပိတ်ပြီး အနိမ့်ဘက်ပိုက်ကို ဖွင့်သောအခါတွင် လက်ရှိ စီးဆင်းမှု ဦးတည်ချက်ဖြစ်သည်။

အကွက်နှစ်ခုကို တတ်နိုင်သမျှ သေးငယ်အောင် ပြုလုပ်ရန်နှင့် အနှောင့်အယှက် နည်းပါးစေရန်အတွက်၊ အောက်ပါ အခြေခံမူများကို လိုက်နာရန် လိုအပ်သည်-

●Inductance သည် SW pin နှင့် နီးစပ်နိုင်သမျှနီးအောင်၊
●Input capacitance ကို VIN pin နှင့် တတ်နိုင်သမျှ နီးစပ်အောင်၊
● အဝင်နှင့်အထွက် capacitors ၏မြေပြင်သည် PGND pin နှင့်နီးကပ်နေသင့်သည်။
● ကြေးနီဝါယာကြိုးတင်နည်းကို အသုံးပြုပါ။

မင်းဘာလို့ဒီလိုလုပ်တာလဲ။

● အရမ်းကောင်းပြီး ရှည်လွန်းတဲ့လိုင်းက impedance ကို တိုးလာစေပြီး ကြီးမားတဲ့ လျှပ်စီးကြောင်းက ဒီကြီးမားတဲ့ impedance မှာ အတော်လေးမြင့်မားတဲ့ ripple ဗို့အားကို ထုတ်ပေးပါလိမ့်မယ်။
● အရမ်းကောင်းပြီး ရှည်လွန်းတဲ့ ဝိုင်ယာကြိုးက ကပ်ပါး inductance ကို တိုးလာစေပြီး inductance ပေါ်ရှိ အချိတ်အဆက်ခလုတ် ဆူညံသံက DC-DC ရဲ့ တည်ငြိမ်မှုကို ထိခိုက်စေပြီး EMI ပြဿနာတွေကို ဖြစ်စေပါတယ်။
● parasitic capacitance နှင့် impedance သည် switching loss နှင့် on-off loss ကို တိုးစေပြီး DC-DC ၏ ထိရောက်မှုကို ထိခိုက်စေသည် ။

② အချက်တစ်ချက် မြေစိုက်ခြင်း။
Single point grounding သည် signal ground နှင့် power ground အကြား single point grounding ကို ရည်ညွှန်းသည်။ ပါဝါမြေပြင်တွင် အတော်လေးကြီးမားသော ကူးပြောင်းခြင်းဆူညံသံများရှိနေမည်ဖြစ်သောကြောင့် FB တုံ့ပြန်ချက်ပင်ကဲ့သို့သော အထိခိုက်မခံသည့်အချက်ပြအသေးစားများကို အနှောင့်အယှက်မဖြစ်အောင် ရှောင်ရှားရန် လိုအပ်ပါသည်။

● မြင့်မားသောလက်ရှိမြေပြင်- L၊ Cin၊ Cout၊ Cboot၊ လက်ရှိမြင့်မားသောမြေပြင်ကွန်ရက်သို့ ချိတ်ဆက်ပါ။
● လက်ရှိမြေပြင်နိမ့်သည်- Css၊ Rfb1၊ Rfb2 သည် အချက်ပြမြေပြင်ကွန်ရက်သို့ သီးခြားချိတ်ဆက်ထားသည်။

အောက်ပါတို့သည် TI ၏ ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့၏ ပုံစံဖြစ်သည်။ အနီရောင်သည် အပေါ်ပြွန်ဖွင့်သောအခါ လက်ရှိလမ်းကြောင်းဖြစ်ပြီး အပြာသည် အောက်ပြွန်ကိုဖွင့်သည့်အခါ လက်ရှိလမ်းကြောင်းဖြစ်သည်။ အောက်ပါ layout တွင် အောက်ပါ အားသာချက်များ ရှိပါသည်။

● အဝင်နှင့်အထွက် ကာပတ်စီတာများ၏ GND ကို ကြေးနီဖြင့် ချိတ်ဆက်ထားသည်။ အပိုင်းများကို တပ်ဆင်သည့်အခါ နှစ်ခု၏ မြေပြင်ကို တတ်နိုင်သမျှ ပေါင်းထားသင့်သည်။
● Dc-Dc-ton နှင့် Toff ၏ လက်ရှိလမ်းကြောင်းသည် အလွန်တိုတောင်းပါသည်။
● ညာဘက်ရှိ အသေးစားအချက်ပြမှုမှာ အမှတ်တစ်ခုတည်း မြေစိုက်ခြင်းဖြစ်ပြီး ဘယ်ဘက်ရှိ ကြီးမားသော လက်ရှိခလုတ်၏ လွှမ်းမိုးမှုမှ ဝေးကွာသည်။

3. ဥပမာများ

ပုံမှန် DC-DC BUCK ဆားကစ်တစ်ခု၏ အပြင်အဆင်ကို အောက်တွင်ဖော်ပြထားပြီး SPEC တွင် အောက်ပါအချက်များကို ပေးထားပါသည်။
●Input capacitors၊ high- edge MOS tubes နှင့် diodes များသည် တတ်နိုင်သမျှ သေးငယ်ပြီး တိုသော switching loops များကို ဖန်တီးသည်။
●Input capacitance ကို Vin Pin pin သို့ တတ်နိုင်သမျှ နီးစပ်အောင် ထည့်ပါ။
● တုံ့ပြန်ချက်ချိတ်ဆက်မှုအားလုံးသည် တိုတောင်းပြီး တိုက်ရိုက်ဖြစ်ကြောင်း သေချာစေကာ၊ တုံ့ပြန်ချက်ခုခံနိုင်စွမ်းများနှင့် လျော်ကြေးပေးသည့်ဒြပ်စင်များသည် ချစ်ပ်နှင့် တတ်နိုင်သမျှနီးစပ်ကြောင်း သေချာပါစေ။
● FB ကဲ့သို့သော အရေးကြီးအချက်ပြမှုများမှ SW ဝေးဝေး၊
● VIN၊ SW နှင့် အထူးသဖြင့် GND သည် ချစ်ပ်ကို အေးမြစေရန်နှင့် အပူပိုင်းစွမ်းဆောင်ရည်နှင့် ရေရှည်ယုံကြည်နိုင်မှုကို မြှင့်တင်ရန် ကြီးမားသောကြေးနီဧရိယာတစ်ခုသို့ သီးခြားစီချိတ်ဆက်ပါ။

4. အကျဉ်းချုပ်

DC-DC circuit ၏ layout သည် အလွန်အရေးကြီးပြီး DC-DC ၏ အလုပ်လုပ်ပုံတည်ငြိမ်မှုနှင့် စွမ်းဆောင်ရည်ကို တိုက်ရိုက်ထိခိုက်စေပါသည်။ ယေဘုယျအားဖြင့်၊ DC-DC ချစ်ပ်၏ SPEC သည် ဒီဇိုင်းအတွက် ရည်ညွှန်းနိုင်သည့် အပြင်အဆင်လမ်းညွှန်မှုကို ပေးလိမ့်မည်။