1. ပုံနှိပ်ထားသောဝါယာကြိုး၏အကျယ်ကိုရွေးချယ်ခြင်းအတွက်အခြေခံ - ပုံနှိပ်ထားသောဝါယာကြိုး၏အနိမ့်ဆုံးအကျယ်မှာဝါယာကြိုးမှတစ်ဆင့်စီးဆင်းနေသောအကျယ်အဝန်းနှင့်သက်ဆိုင်သည်။ ပုံနှိပ်ထားသောဝါယာကြိုးသည်ကြီးမားပြီးမျဉ်းကြောင်း၏စွမ်းဆောင်ရည်ကိုသက်ရောက်သည်။ လိုင်းအကျယ်သည်ကျယ်ပြန့်သည်, ဝါယာကြိုးသိပ်သည်းမှုသည်မမြင့်မားပါ, ဘုတ်အဖွဲ့ area ရိယာတိုးလာသည်။ အကယ်. လက်ရှိဝန်ကို 20A / MM2 အဖြစ်တွက်ချက်ပါက Copper Clad Fole ၏အထူသည် 0.5 မီလီမီတာ (များသောအားဖြင့်ဤမျှလောက်များစွာသော) သည် 1-2.54.54 မီလီမီတာ (40-100 Mil) သည် 1-2.54.54 မီလီမီတာ (40-100 Mil) နှင့်တွေ့နိုင်သည်။ မြင့်မားသောစွမ်းအင်သုံးကိရိယာများဘုတ်အဖွဲ့တွင်မြေပြင်ဝါယာကြိုးနှင့်လျှပ်စစ်ဓာတ်အားထောက်ပံ့မှုကိုစွမ်းအင်အရွယ်အစားအရသင့်လျော်စွာတိုးပွားလာနိုင်သည်။ Power Power Digital Circuits တွင် 0.254-157 မီလီမီတာ (10-15 မီတာ) ကိုသောက်ခြင်းဖြင့်နိမ့်ကျသောလိုင်းအကျယ်အနိမ့်အတိုးအကျယ်အနိမ့်အတိုးအကျယ်အနိမ့်အတိုးအကျယ်ကိုကျေနပ်နိုင်သည်။ တူညီသောတိုက်နယ်ဘုတ်အဖွဲ့တွင်ပါဝါကြိုး၌တည်၏။ မြေပြင်ဝါယာကြိုးသည် signal ဝါယာကြိုးထက်ပိုထူသည်။

2: လိုင်းအကွာအဝေး - 1.5 မီလီမီတာ (မိုင် 60 ခန့်) သည် 20 မီတာခန့်ရှိသောရောဂါခံမှုမှာ 20 မီတာ (40) တွင်အများဆုံးဗို့အားဖြင့်အမြင့်ဆုံးဗို့အားဖြင့်အမြင့်ဆုံးဗို့အားသည် (လိုင်းများအကြားဗို့အား) သည် (LINES) တွင်ဖြစ်သည်။ 1.0-1.5 မီလီမီတာ (40-60 မိုင်) ။ Digital Circuit Systems ကဲ့သို့သောဗို့အားနိမ့်သောဆားကစ်များ၌ထုတ်လုပ်မှုလုပ်ငန်းစဉ်သည်အလွန်သေးငယ်သောအရာသည်အလွန်သေးငယ်သည်။

3: Pad - 1 / 8W Resistor အတွက် Pad Extrans အချင်းက 28 သန်းလောက်ရှိပါတယ်, 1/2 mil ဟာ 32 မိုင်ဖြစ်ပြီး, pad copper crome width ကအရမ်းကြီးလွန်းတယ်, ပြိုလဲရန်လွယ်ကူသည်, ဦး ဆောင်သည့်အပေါက်သည်သေးလွန်းပြီးအစိတ်အပိုင်းနေရာချထားမှုသည်ခက်ခဲသည်။

4: circuit border ကိုဆွဲပါ။ နယ်စပ်လိုင်းနှင့်အစိတ်အပိုင်း pin pad အကြားအတိုဆုံးအကွာအဝေးမှာ 2 မီလီမီတာထက်နည်းသောအကွာအဝေးမဖြစ်နိူင်ပါ။

5. Component Layout ၏နိယာမ - A: အထွေထွေနိယာမ - PCB ဒီဇိုင်းတွင် Circuit system တွင်ဒစ်ဂျစ်တယ်ဆားကစ်များနှင့် analog circuit နှစ်ခုစလုံးရှိလျှင်။ လက်ရှိ circuits များအပြင်စနစ်များအကြားနားချင်းများကိုလျှော့ချရန်၎င်းတို့ကိုသီးခြားစီထားရမည်။ တူညီသော circuit အမျိုးအစားတွင်, အစိတ်အပိုင်းများစီးဆင်းမှု ဦး တည်ချက်နှင့် function ကိုအရအစိတ်အပိုင်းများကိုလုပ်ကွက်များနှင့် partitions များတွင်နေရာချထားသည်။

6. Input signal processing unit, output signal drive drive ကို circuit board ဘက်နှင့်နီးကပ်စွာဖြစ်သင့်သည်။ input နှင့် output ကို 0 င်ရောက်စွက်ဖက်မှုကိုလျှော့ချနိုင်ရန်အတွက် input နှင့် output signal line ကိုတတ်နိုင်သမျှတိုတောင်းပါ။

7. အစိတ်အပိုင်းနေရာချထားရေးလမ်းကြောင်း - အစိတ်အပိုင်းများကိုလမ်းကြောင်းနှစ်ခု, အလျားလိုက်နှင့်ဒေါင်လိုက်ကိုသာစီစဉ်နိုင်သည်။ ဒီလိုမှမဟုတ်ရင် plug-ins ကိုခွင့်မပြုပါ။

8: ဒြပ်စင်အကွာအဝေး။ အလယ်အလတ်သိပ်သည်းဆပျဉ်ပြားများအနေဖြင့်စွမ်းအင်သုံးစွဲသူများ, capacitors, diodes များနှင့်အခြားသီးခြားအစိတ်အပိုင်းများနှင့်အခြားကွဲပြားခြားနားမှုများကဲ့သို့သောသေးငယ်သောအစိတ်အပိုင်းများအကြားအကွာအဝေးသည် plug-in နှင့်ဂဟေဆော်ခြင်းလုပ်ငန်းစဉ်နှင့်ဆက်စပ်နေသည်။ Wave Hoadering တွင် Spacing သည် 50-100mil (1.27-2.54 မီလီမီတာ) ဖြစ်နိုင်သည်။ 100mil 100 မီလီမီတာ, ပေါင်းစပ်ထားသော circuit chip chip ကိုယူရန်,

9. အစိတ်အပိုင်းများအကြားအလားအလာကွာခြားမှုသည်ကြီးမားသည့်အခါ,

10. IC တွင် capacitor သည် chip ၏စွမ်းအင်ထောက်ပံ့ရေးမြေပြင် PIN နံပါတ်နှင့်နီးသင့်သည်။ ဒီလိုမှမဟုတ်ရင် filtering အကျိုးသက်ရောက်မှုကပိုဆိုးလိမ့်မယ်။ ဒီဂျစ်တယ်ဆားကစ်များတွင်ဒစ်ဂျစ်တယ်တိုက်နယ်စနစ်များကိုယုံကြည်စိတ်ချရသော capacitors များကိုသေချာစေရန် Capacting Capacitors များကိုဒစ်ဂျစ်တယ်ပေါင်းစပ်ထားသော circuit chip chip chip chip chip တစ်ခုချင်းစီအကြားထားရှိသည်။ decouple capacitors ယေဘုယျအားဖြင့်ကြွေ chip capacitors 0.01 ~ 0.1 UF ၏စွမ်းဆောင်ရည်နှင့်အတူကြွေ capacitors ကိုအသုံးပြုပါ။ Capacitor Capacitor Capacitor စွမ်းရည်ကိုရွေးချယ်ခြင်းသည်ယေဘုယျအားဖြင့် system operating free free fufacter နှင့် 0.01 uf ကြွေထည် 0.01 UF ကြွေထည် 0.01 UF ကြွေထည် 0 င်ရောက်ခြင်းတို့အကြားပါ 0 င်သည့် 0.01 uf ကြွေထည် 0 င်ရောက်ရန်လိုအပ်သည်။

11. နာရီလက်တိုက်နယ်အစိတ်အပိုင်းသည် clock circuit ၏ဆက်သွယ်မှုအရှည်ကိုလျှော့ချရန် chin chip microcompute chip ၏ clock solmic chology pin ၏ clock sink signal pin ကိုတတ်နိုင်သမျှနီးကပ်စွာဖြစ်သင့်သည်။ ပြီးတော့အောက်ကဝါယာကြိုးကိုမဖွင့်ဖို့အကောင်းဆုံးပါ။