ပါဝါခိုင်မာမှု (PI)

PI အဖြစ်ရည်ညွှန်းသော Power Integrity သည် ပါဝါရင်းမြစ်နှင့် ဦးတည်ရာ၏ ဗို့အားနှင့် လျှပ်စီးကြောင်း လိုအပ်ချက်များနှင့် ကိုက်ညီမှုရှိမရှိ အတည်ပြုရန်ဖြစ်သည်။ ပါဝါသမာဓိရှိမှုသည် မြန်နှုန်းမြင့် PCB ဒီဇိုင်းတွင် အကြီးမားဆုံးစိန်ခေါ်မှုများထဲမှ တစ်ခုအဖြစ် ကျန်ရှိနေပါသည်။

ပါဝါခိုင်မာမှုအဆင့်တွင် ချစ်ပ်အဆင့်၊ ချစ်ပ်ထုပ်ပိုးမှုအဆင့်၊ ဆားကစ်ဘုတ်အဆင့်နှင့် စနစ်အဆင့်တို့ ပါဝင်သည်။ ၎င်းတို့အနက် ဆားကစ်ဘုတ်အဆင့်ရှိ ပါဝါသမာဓိသည် အောက်ပါလိုအပ်ချက်သုံးခုနှင့် ကိုက်ညီသင့်သည်-

1. chip pin တွင် ဗို့အားလှိုင်းအား သတ်မှတ်ချက်ထက် သေးငယ်အောင်ပြုလုပ်ပါ (ဥပမာ၊ ဗို့အားနှင့် 1V ကြားရှိ အမှားသည် +/ -50mv ထက်နည်းသည်)။

2. မြေပြင်ပြန်ခုန်ခြင်းကို ထိန်းချုပ်ပါ ( synchronous switching noise SSN နှင့် synchronous switching output SSO ဟုလည်းလူသိများသည်)။

3၊ လျှပ်စစ်သံလိုက်ဝင်ရောက်စွက်ဖက်မှု (EMI) ကိုလျှော့ချပြီး လျှပ်စစ်သံလိုက်လိုက်ဖက်မှု (EMC) ကို ထိန်းသိမ်းပါ - ပါဝါဖြန့်ဖြူးရေးကွန်ရက် (PDN) သည် ဆားကစ်ဘုတ်ပေါ်တွင် အကြီးဆုံးစပယ်ယာဖြစ်သောကြောင့် ၎င်းသည် ဆူညံသံများကို ထုတ်လွှင့်ရန်နှင့် လက်ခံရန် အလွယ်ကူဆုံး အင်တင်နာလည်းဖြစ်သည်။

ပါဝါသမာဓိပြဿနာ

ပါဝါထောက်ပံ့မှု သမာဓိရှိမှု ပြဿနာသည် အဓိကအားဖြင့် ကျိုးကြောင်းဆီလျော်မှုမရှိသော ကာပတ်စီတာ၏ ဒီဇိုင်း၊ ဆားကစ်၏ ပြင်းထန်သော သြဇာလွှမ်းမိုးမှု၊ ပါဝါထောက်ပံ့မှု/မြေပြင်လေယာဥ်၏ မကောင်းတဲ့ အပိုင်းခွဲခြင်း၊ ဖွဲ့စည်းခြင်း၏ ကျိုးကြောင်းဆီလျော်မှုမရှိသော ဒီဇိုင်းနှင့် မညီညာသော လျှပ်စီးကြောင်းတို့ကြောင့် ဖြစ်သည်။ Power Integrity Simulation မှတဆင့် ဤပြဿနာများကို တွေ့ရှိခဲ့ပြီး ထို့နောက် Power Integrity ပြဿနာများကို အောက်ပါနည်းလမ်းများဖြင့် ဖြေရှင်းခဲ့ပါသည်။

(1) ဝိသေသ impedance လိုအပ်ချက်များနှင့်ကိုက်ညီစေရန် PCB lamination line ၏ width နှင့် dielectric အထူကိုချိန်ညှိခြင်းဖြင့်၊ signal line ၏ short backflow လမ်းကြောင်းနိယာမနှင့်အညီ၊ power supply / ground plane segmentation ကိုချိန်ညှိခြင်းဖြင့် lamination တည်ဆောက်ပုံ၊ အရေးကြီးသော signal line span segmentation ၏ဖြစ်စဉ်ကိုရှောင်ရှားခြင်း၊

(၂) PCB တွင်အသုံးပြုသော power supply အတွက် power impedance analysis ကို ပြုလုပ်ခဲ့ပြီး target impedance အောက်ရှိ power supply ကို ထိန်းချုပ်ရန်အတွက် capacitor ကို ပေါင်းထည့်ထားပါသည်။

(3) မြင့်မားသောလက်ရှိသိပ်သည်းဆရှိသောအပိုင်းတွင်၊ ကျယ်ပြောသောလမ်းကြောင်းမှတဆင့်လက်ရှိဖြတ်သန်းသွားစေရန်ကိရိယာ၏အနေအထားကိုချိန်ညှိပါ။

သမာဓိစွမ်းအားကို ခွဲခြမ်းစိတ်ဖြာခြင်း။

ပါဝါခိုင်မာမှုခွဲခြမ်းစိတ်ဖြာမှုတွင်၊ အဓိက သရုပ်ဖော်မှုအမျိုးအစားများတွင် dc ဗို့အားကျဆင်းမှုခွဲခြမ်းစိတ်ဖြာမှု၊ decoupling ခွဲခြမ်းစိတ်ဖြာမှုနှင့် ဆူညံသံခွဲခြမ်းစိတ်ဖြာမှုတို့ ပါဝင်သည်။ DC ဗို့အားကျဆင်းမှု ခွဲခြမ်းစိတ်ဖြာမှုတွင် PCB ပေါ်ရှိ ရှုပ်ထွေးသော ဝါယာကြိုးများနှင့် လေယာဉ်ပုံသဏ္ဍာန်များကို ခွဲခြမ်းစိတ်ဖြာခြင်း ပါ၀င်ပြီး ကြေးနီ၏ခံနိုင်ရည်ကြောင့် ဗို့အားမည်မျှဆုံးရှုံးမည်ကို ဆုံးဖြတ်ရန် အသုံးပြုနိုင်သည်။

PI/ thermal co-simulation တွင် "hot spots" ၏ လက်ရှိသိပ်သည်းဆနှင့် အပူချိန်ဂရပ်များကို ပြသသည်။

Decoupling ခွဲခြမ်းစိတ်ဖြာခြင်းသည် ပုံမှန်အားဖြင့် PDN တွင်အသုံးပြုသော capacitors ၏တန်ဖိုး၊ အမျိုးအစားနှင့် အရေအတွက်ပြောင်းလဲမှုများကို တွန်းအားပေးပါသည်။ ထို့ကြောင့်၊ capacitor model ၏ parasitic inductance နှင့် resistance ကိုထည့်သွင်းရန်လိုအပ်ပါသည်။

ဆူညံသံခွဲခြမ်းစိတ်ဖြာမှုအမျိုးအစား ကွဲပြားနိုင်သည်။ ၎င်းတို့တွင် circuit board တစ်ဝိုက်တွင် ပျံ့နှံ့နေသော IC power pin များမှ ဆူညံသံများ ပါဝင်နိုင်ပြီး decoupling capacitors ဖြင့် ထိန်းချုပ်နိုင်သည်။ ဆူညံသံကို ခွဲခြမ်းစိတ်ဖြာခြင်းဖြင့်၊ ဆူညံသံကို အပေါက်တစ်ခုမှ တစ်ခုသို့ မည်ကဲ့သို့ ပေါင်းစပ်ထားသည်ကို စူးစမ်းလေ့လာနိုင်ပြီး synchronous switching noise ကို ခွဲခြမ်းစိတ်ဖြာရန် ဖြစ်နိုင်သည်။