Berbanding dengan LDO, litar DC-DC jauh lebih kompleks dan bising, dan keperluan susun atur dan susun atur lebih tinggi. Kualiti susun atur secara langsung mempengaruhi prestasi DC-DC, jadi sangat penting untuk memahami susun atur DC-DC

1. Susun atur buruk
●EMI, DC-DC SW pin akan mempunyai dv/dt yang lebih tinggi, dv/dt yang agak tinggi akan menyebabkan gangguan EMI yang agak besar;
●Bunyi tanah, garisan tanah tidak baik, akan menghasilkan bunyi pensuisan yang agak besar pada wayar tanah, dan bunyi ini akan menjejaskan bahagian litar yang lain;
●Kejatuhan voltan dijana pada pendawaian. Jika pendawaian terlalu panjang, penurunan voltan akan dijana pada pendawaian, dan kecekapan keseluruhan DC-DC akan berkurangan.

2. Prinsip umum
●Tukar litar arus besar sesingkat mungkin;
●Tanah isyarat dan tanah arus tinggi (tanah kuasa) dihalakan secara berasingan dan disambungkan dalam satu titik pada cip GND

①Gelung pensuisan pendek
LOOP1 merah dalam rajah di bawah ialah arah aliran semasa apabila paip sisi tinggi DC-DC dihidupkan dan paip sisi rendah dimatikan. LOOP2 hijau ialah arah aliran semasa apabila paip sisi tinggi ditutup dan paip sisi rendah dibuka;

Untuk menjadikan dua gelung sekecil mungkin dan memperkenalkan kurang gangguan, prinsip berikut perlu diikuti:

●Kearuhan sehampir mungkin dengan pin SW;
●Kapasitans input sehampir mungkin dengan pin VIN;
●Tanah kapasitor input dan output hendaklah dekat dengan pin PGND.
●Gunakan cara meletakkan wayar kuprum;

Kenapa awak buat begitu?

●Saluran yang terlalu halus dan terlalu panjang akan meningkatkan impedans, dan arus yang besar akan menghasilkan voltan riak yang agak tinggi dalam impedans yang besar ini;
●Wayar yang terlalu halus dan terlalu panjang akan meningkatkan kearuhan parasit, dan bunyi suis gandingan pada induktansi akan menjejaskan kestabilan DC-DC dan menyebabkan masalah EMI.
●Kapasitans dan impedans parasit akan meningkatkan kehilangan pensuisan dan kehilangan hidup dan menjejaskan kecekapan DC-DC

②pebumian satu titik
Pembumian titik tunggal merujuk kepada pembumian titik tunggal antara pembumian isyarat dan pembumian kuasa. Akan terdapat bunyi pensuisan yang agak besar pada pembumian kuasa, jadi adalah perlu untuk mengelak daripada menyebabkan gangguan kepada isyarat kecil yang sensitif, seperti pin maklum balas FB.

●Tanah arus tinggi: L, Cin, Cout, Cboot menyambung ke rangkaian tanah arus tinggi;
●Tanah semasa rendah: Css, Rfb1, Rfb2 disambungkan secara berasingan ke rangkaian tanah isyarat;

Berikut ialah susun atur papan pembangunan TI. Merah ialah laluan semasa apabila tiub atas dibuka, dan biru ialah laluan semasa apabila tiub bawah dibuka. Susun atur berikut mempunyai kelebihan berikut:

●GND bagi kapasitor input dan output disambungkan dengan kuprum. Apabila memasang kepingan, tanah kedua-duanya harus disatukan sejauh mungkin.
●Laluan semasa Dc-Dc-ton dan Toff adalah sangat pendek;
●Isyarat kecil di sebelah kanan ialah pembumian satu titik, yang jauh daripada pengaruh bunyi suis arus besar di sebelah kiri;

3. Contoh

Susun atur litar DC-DC BUCK biasa diberikan di bawah, dan perkara berikut diberikan dalam SPEC:
●Kapasitor input, tiub MOS tepi tinggi dan diod membentuk gelung pensuisan yang sekecil dan sependek mungkin;
●Kapasitans input sedekat mungkin dengan pin Pin Vin;
●Pastikan bahawa semua sambungan maklum balas adalah pendek dan langsung, dan perintang maklum balas dan elemen pampasan adalah sedekat mungkin dengan cip;
●SW jauh dari isyarat sensitif seperti FB;
●Sambungkan VIN, SW, dan terutamanya GND secara berasingan ke kawasan tembaga yang besar untuk menyejukkan cip dan meningkatkan prestasi terma dan kebolehpercayaan jangka panjang;

4. Ringkaskan

susun atur litar DC-DC adalah sangat penting, yang secara langsung mempengaruhi kestabilan kerja dan prestasi DC-DC. Secara amnya, SPEC cip DC-DC akan memberi panduan susun atur, yang boleh dirujuk untuk reka bentuk.