आजच्या औद्योगिकदृष्ट्या विकसित जगातील विविध इलेक्ट्रॉनिक उत्पादनांमध्ये पीसीबी सर्किट बोर्ड मोठ्या प्रमाणात वापरले जातात. वेगवेगळ्या उद्योगांनुसार, पीसीबी सर्किट बोर्डांचा रंग, आकार, आकार, थर आणि सामग्री भिन्न आहे. म्हणूनच, पीसीबी सर्किट बोर्डांच्या डिझाइनमध्ये स्पष्ट माहिती आवश्यक आहे, अन्यथा गैरसमज होण्यास प्रवृत्त आहे. हा लेख पीसीबी सर्किट बोर्डांच्या डिझाइन प्रक्रियेतील समस्यांवर आधारित शीर्ष दहा दोषांचा सारांश देतो.

1. प्रक्रिया पातळीची व्याख्या स्पष्ट नाही

एकल-बाजू असलेला बोर्ड वरच्या थरात डिझाइन केला आहे. जर हे समोर आणि मागे करण्याची सूचना नसेल तर त्यावर डिव्हाइससह बोर्ड सोल्डर करणे कठीण आहे.

2. मोठ्या क्षेत्रातील तांबे फॉइल आणि बाह्य फ्रेम दरम्यानचे अंतर खूप जवळ आहे

मोठ्या-क्षेत्रातील तांबे फॉइल आणि बाह्य फ्रेम दरम्यानचे अंतर कमीतकमी 0.2 मिमी असले पाहिजे, कारण आकार मिलताना, जर ते तांबे फॉइलवर दळले असेल तर तांबे फॉइलला त्रास देणे सोपे आहे आणि सोल्डरचा प्रतिकार कमी होऊ शकतो.

3 पॅड काढण्यासाठी फिलर ब्लॉक्स वापरा

फिलर ब्लॉक्ससह रेखांकन पॅड सर्किट्स डिझाइन करताना डीआरसी तपासणी पास करू शकतात, परंतु प्रक्रियेसाठी नाही. म्हणून, असे पॅड्स थेट सोल्डर मास्क डेटा व्युत्पन्न करू शकत नाहीत. जेव्हा सोल्डर प्रतिरोध लागू केला जातो, तेव्हा फिलर ब्लॉकचे क्षेत्र सोल्डर रेझिस्टद्वारे व्यापलेले असेल, ज्यामुळे डिव्हाइस वेल्डिंग करणे कठीण आहे.

4. इलेक्ट्रिक ग्राउंड लेयर एक फ्लॉवर पॅड आणि कनेक्शन आहे

हे पॅडच्या स्वरूपात वीजपुरवठा म्हणून डिझाइन केलेले आहे, ग्राउंड लेयर वास्तविक मुद्रित बोर्डवरील प्रतिमेच्या उलट आहे आणि सर्व कनेक्शन वेगळ्या रेष आहेत. वीजपुरवठा किंवा अनेक ग्राउंड अलगाव रेषा रेखाटताना सावधगिरी बाळगा आणि दोन गटांना वीजपुरवठा करण्याच्या शॉर्ट सर्किटला कनेक्शन क्षेत्र अवरोधित करू शकत नाही.

5. चुकीची पात्रता

कॅरेक्टर कव्हर पॅडचे एसएमडी पॅड मुद्रित बोर्ड आणि घटक वेल्डिंगच्या ऑन-ऑफ टेस्टमध्ये गैरसोय करतात. जर कॅरेक्टर डिझाइन खूपच लहान असेल तर ते स्क्रीन प्रिंटिंग कठीण करेल आणि जर ते खूप मोठे असेल तर वर्ण एकमेकांना ओव्हरलॅप करतील, ज्यामुळे फरक करणे कठीण होईल.

6. सर्फफेस माउंट डिव्हाइस पॅड खूप लहान आहेत

हे ऑन-ऑफ चाचणीसाठी आहे. खूप दाट पृष्ठभाग माउंट डिव्हाइससाठी, दोन पिन दरम्यानचे अंतर बरेच लहान आहे आणि पॅड देखील खूप पातळ आहेत. चाचणी पिन स्थापित करताना, ते खाली आणि खाली अडकले पाहिजेत. पॅड डिझाइन खूपच लहान असल्यास, जरी ते डिव्हाइसच्या स्थापनेवर परिणाम करेल, परंतु ते चाचणी पिन अविभाज्य बनवेल.

7. एकल-साइड पॅड अपर्चर सेटिंग

एकल बाजू असलेले पॅड सामान्यत: ड्रिल केले जात नाहीत. जर ड्रिल केलेल्या छिद्रांना चिन्हांकित करण्याची आवश्यकता असेल तर छिद्र शून्य म्हणून डिझाइन केले पाहिजे. जर मूल्य डिझाइन केले असेल तर जेव्हा ड्रिलिंग डेटा व्युत्पन्न केला जाईल, तेव्हा भोक समन्वय या स्थितीत दिसून येतील आणि समस्या उद्भवतील. ड्रिल्ड होल सारख्या एकल-बाजूचे पॅड विशेष चिन्हांकित केले पाहिजेत.

8. पॅड ओव्हरलॅप

ड्रिलिंग प्रक्रियेदरम्यान, एका ठिकाणी एकाधिक ड्रिलिंगमुळे ड्रिल बिट तुटेल, परिणामी छिद्रांचे नुकसान होईल. मल्टी-लेयर बोर्डमधील दोन छिद्र ओव्हरलॅप होते आणि नकारात्मक काढल्यानंतर ते एक अलगाव प्लेट म्हणून दिसून येईल, परिणामी स्क्रॅप होईल.

9. डिझाइनमध्ये बरेच फिलिंग ब्लॉक्स आहेत किंवा फिलिंग ब्लॉक्स खूप पातळ रेषांनी भरलेले आहेत

फोटोप्लोटिंग डेटा गमावला आहे आणि फोटोप्लोटिंग डेटा अपूर्ण आहे. कारण फिलिंग ब्लॉक लाइट ड्रॉईंग डेटा प्रोसेसिंगमध्ये एक एक करून काढला गेला आहे, म्हणून व्युत्पन्न केलेल्या प्रकाश रेखांकन डेटाचे प्रमाण बरेच मोठे आहे, ज्यामुळे डेटा प्रक्रियेची अडचण वाढते.

10. ग्राफिक लेयर गैरवर्तन

काही ग्राफिक्स थरांवर काही निरुपयोगी कनेक्शन केले गेले आहेत. हे मूळतः चार-स्तराचे बोर्ड होते परंतु सर्किट्सच्या पाचपेक्षा जास्त थर डिझाइन केले गेले होते, ज्यामुळे गैरसमज झाले. पारंपारिक डिझाइनचे उल्लंघन. डिझाइन करताना ग्राफिक्स लेयर अखंड आणि स्पष्ट ठेवले पाहिजे.