आजच्या औद्योगिकदृष्ट्या विकसित जगात पीसीबी सर्किट बोर्ड विविध इलेक्ट्रॉनिक उत्पादनांमध्ये मोठ्या प्रमाणावर वापरले जातात. वेगवेगळ्या उद्योगांनुसार, पीसीबी सर्किट बोर्डचा रंग, आकार, आकार, थर आणि साहित्य भिन्न आहे. म्हणून, पीसीबी सर्किट बोर्डच्या डिझाइनमध्ये स्पष्ट माहिती आवश्यक आहे, अन्यथा गैरसमज होण्याची शक्यता असते. हा लेख पीसीबी सर्किट बोर्डच्या डिझाइन प्रक्रियेतील समस्यांवर आधारित टॉप टेन दोषांचा सारांश देतो.

1. प्रक्रिया पातळीची व्याख्या स्पष्ट नाही

एकल बाजू असलेला बोर्ड TOP लेयरवर डिझाइन केला आहे. जर ते समोर आणि मागे करण्याची कोणतीही सूचना नसेल, तर त्यावरील उपकरणांसह बोर्ड सोल्डर करणे कठीण होऊ शकते.

2. मोठ्या क्षेत्रावरील तांबे फॉइल आणि बाह्य फ्रेममधील अंतर खूप जवळ आहे

मोठ्या क्षेत्रफळाच्या कॉपर फॉइल आणि बाह्य फ्रेममधील अंतर किमान 0.2 मिमी असावे, कारण आकार मिलिंग करताना, जर ते तांब्याच्या फॉइलवर दळले असेल तर, तांब्याच्या फॉइलला तांबे पडणे आणि सोल्डरला प्रतिकार करणे सोपे आहे. पडणे

3. पॅड काढण्यासाठी फिलर ब्लॉक्स वापरा

फिलर ब्लॉक्ससह ड्रॉइंग पॅड सर्किट्स डिझाइन करताना डीआरसी तपासणी पास करू शकतात, परंतु प्रक्रियेसाठी नाही. त्यामुळे, असे पॅड थेट सोल्डर मास्क डेटा तयार करू शकत नाहीत. सोल्डर रेझिस्ट लागू केल्यावर, फिलर ब्लॉकचे क्षेत्र सोल्डर रेझिस्टने कव्हर केले जाईल, ज्यामुळे उपकरण वेल्डिंग कठीण होते.

4. इलेक्ट्रिक ग्राउंड लेयर फ्लॉवर पॅड आणि कनेक्शन आहे

कारण ते पॅडच्या रूपात वीज पुरवठा म्हणून डिझाइन केलेले आहे, जमिनीचा स्तर वास्तविक मुद्रित बोर्डवरील प्रतिमेच्या विरुद्ध आहे आणि सर्व कनेक्शन वेगळ्या रेषा आहेत. वीज पुरवठ्याचे अनेक संच किंवा अनेक ग्राउंड आयसोलेशन लाइन्स काढताना काळजी घ्या आणि दोन गट करण्यासाठी अंतर सोडू नका वीज पुरवठ्याच्या शॉर्ट सर्किटमुळे कनेक्शन क्षेत्र ब्लॉक होऊ शकत नाही.

5. चुकीचे स्थान दिलेले वर्ण

कॅरेक्टर कव्हर पॅडचे SMD पॅड मुद्रित बोर्ड आणि घटक वेल्डिंगच्या ऑन-ऑफ चाचणीमध्ये गैरसोय आणतात. जर कॅरेक्टर डिझाईन खूप लहान असेल, तर ते स्क्रीन प्रिंटिंग कठीण करेल आणि जर ते खूप मोठे असेल तर, वर्ण एकमेकांना ओव्हरलॅप करतील, ज्यामुळे फरक करणे कठीण होईल.

6.सर्फेस माउंट डिव्हाइस पॅड खूप लहान आहेत

हे ऑन-ऑफ चाचणीसाठी आहे. खूप दाट पृष्ठभाग माउंट उपकरणांसाठी, दोन पिनमधील अंतर खूपच कमी आहे आणि पॅड देखील खूप पातळ आहेत. चाचणी पिन स्थापित करताना, ते वर आणि खाली अडकले पाहिजेत. पॅड डिझाइन खूप लहान असल्यास, जरी ते नसले तरी ते डिव्हाइसच्या स्थापनेवर परिणाम करेल, परंतु ते चाचणी पिन अविभाज्य बनवेल.

7. सिंगल-साइड पॅड ऍपर्चर सेटिंग

एकल-बाजूचे पॅड सामान्यतः ड्रिल केले जात नाहीत. ड्रिल केलेले छिद्र चिन्हांकित करणे आवश्यक असल्यास, छिद्र शून्य म्हणून डिझाइन केले पाहिजे. जर मूल्य डिझाइन केले असेल, तर जेव्हा ड्रिलिंग डेटा व्युत्पन्न होईल, तेव्हा छिद्र समन्वय या स्थानावर दिसून येतील आणि समस्या उद्भवतील. एकल-बाजूचे पॅड जसे की ड्रिल केलेले छिद्र विशेषतः चिन्हांकित केले पाहिजेत.

8. पॅड ओव्हरलॅप

ड्रिलिंग प्रक्रियेदरम्यान, एकाच ठिकाणी अनेक ड्रिलिंग केल्यामुळे ड्रिल बिट तुटला जाईल, परिणामी छिद्र खराब होईल. मल्टि-लेयर बोर्डमधील दोन छिद्रे ओव्हरलॅप होतात आणि नकारात्मक काढल्यानंतर, ते अलगाव प्लेटच्या रूपात दिसून येईल, परिणामी स्क्रॅप होईल.

9. डिझाइनमध्ये बरेच फिलिंग ब्लॉक्स आहेत किंवा फिलिंग ब्लॉक्स अतिशय पातळ रेषांनी भरलेले आहेत

फोटोप्लॉटिंग डेटा गमावला आहे, आणि फोटोप्लॉटिंग डेटा अपूर्ण आहे. कारण फिलिंग ब्लॉक लाइट ड्रॉइंग डेटा प्रोसेसिंगमध्ये एकामागून एक काढले जातात, त्यामुळे व्युत्पन्न झालेल्या लाईट ड्रॉइंग डेटाचे प्रमाण खूप मोठे आहे, ज्यामुळे डेटा प्रोसेसिंगमध्ये अडचण वाढते.

10. ग्राफिक लेयरचा गैरवापर

काही निरुपयोगी कनेक्शन काही ग्राफिक्स स्तरांवर केले गेले आहेत. हे मूलतः चार-स्तरांचे बोर्ड होते परंतु सर्किटचे पाच पेक्षा जास्त स्तर डिझाइन केले होते, ज्यामुळे गैरसमज झाले. पारंपारिक डिझाइनचे उल्लंघन. डिझाइन करताना ग्राफिक्सचा थर अखंड आणि स्पष्ट ठेवावा.