१: मुद्रित वायरची रुंदी निवडण्याचा आधार: मुद्रित वायरची किमान रुंदी वायरमधून वाहणा current ्या वर्तमानशी संबंधित आहे: लाइन रुंदी खूपच लहान आहे, मुद्रित वायरचा प्रतिकार मोठा आहे, आणि ओळीवरील व्होल्टेज ड्रॉप मोठे आहे, जे सर्किटच्या कामगिरीवर परिणाम करते. लाइन रुंदी खूप रुंद आहे, वायरिंगची घनता जास्त नाही, बोर्ड क्षेत्र वाढते, वाढत्या खर्चाव्यतिरिक्त, ते लघुकरणासाठी अनुकूल नाही. जर सध्याच्या लोडची गणना 20 ए / मिमी 2 म्हणून केली गेली असेल, जेव्हा तांबे क्लॅड फॉइलची जाडी 0.5 मिमी असते, (सामान्यत: बरेच), सध्याची 1 मिमी (सुमारे 40 मिल) लाइन रुंदी 1 ए असते, म्हणून लाइनची रुंदी 1-2.54 मिमी (40-100 मिल) म्हणून घेतली जाते. उच्च-शक्ती उपकरणे बोर्डावरील ग्राउंड वायर आणि वीजपुरवठा उर्जा आकारानुसार योग्यरित्या वाढविला जाऊ शकतो. लो-पॉवर डिजिटल सर्किट्सवर, वायरिंगची घनता सुधारण्यासाठी, किमान रेषा रुंदी 0.254-1.27 मिमी (10-15 मिल) घेऊन समाधानी होऊ शकते. त्याच सर्किट बोर्डमध्ये, पॉवर कॉर्ड. ग्राउंड वायर सिग्नल वायरपेक्षा जाड आहे.

२: लाइन स्पेसिंग: जेव्हा ते १. mm मिमी (सुमारे mil० मिली) असते, तेव्हा रेषांमधील इन्सुलेशन प्रतिरोध २० मीटर ओमपेक्षा जास्त असतो आणि रेषांमधील जास्तीत जास्त व्होल्टेज v०० व्ही पर्यंत पोहोचू शकतो. जेव्हा लाइन स्पेसिंग १ मिमी (mil० मिल) असते, तेव्हा ओळी दरम्यान जास्तीत जास्त व्होल्टेज म्हणजे मध्यम आणि कमी व्होल्टेजच्या तुलनेत व्होल्टेज असते. 1.0-1.5 मिमी (40-60 मिल). डिजिटल सर्किट सिस्टमसारख्या कमी व्होल्टेज सर्किट्समध्ये, ब्रेकडाउन व्होल्टेजचा विचार करणे आवश्यक नाही, कारण दीर्घ उत्पादन प्रक्रियेस अनुमती देते, अगदी लहान असू शकते.

3: पॅड: 1/8 डब्ल्यू रेझिस्टरसाठी, पॅड लीड व्यास 28 मिल पुरेसे आहे आणि 1/2 डब्ल्यूसाठी व्यास 32 मिल आहे, लीड होल खूप मोठा आहे, आणि पॅड कॉपर रिंगची रुंदी तुलनेने कमी झाली आहे, परिणामी पॅडचे चिकटता कमी होते. हे पडणे सोपे आहे, लीड होल खूपच लहान आहे आणि घटक प्लेसमेंट कठीण आहे.

4: सर्किट सीमा काढा: सीमा रेषा आणि घटक पिन पॅड दरम्यानचे सर्वात कमी अंतर 2 मिमीपेक्षा कमी असू शकत नाही, (सामान्यत: 5 मिमी अधिक वाजवी आहे) अन्यथा, सामग्री कापणे कठीण आहे.

5: घटक लेआउटचे तत्त्व: अ: सामान्य तत्व: पीसीबी डिझाइनमध्ये, सर्किट सिस्टममध्ये डिजिटल सर्किट आणि अ‍ॅनालॉग सर्किट दोन्ही असल्यास. तसेच उच्च-वर्तमान सर्किट्स, सिस्टममधील जोडणी कमी करण्यासाठी ते स्वतंत्रपणे तयार केले जाणे आवश्यक आहे. त्याच प्रकारच्या सर्किटमध्ये, घटक सिग्नल फ्लो दिशानिर्देश आणि फंक्शननुसार ब्लॉक्स आणि विभाजनांमध्ये ठेवले जातात.

6: इनपुट आणि आउटपुटचा हस्तक्षेप कमी करण्यासाठी इनपुट सिग्नल प्रोसेसिंग युनिट, आउटपुट सिग्नल ड्राइव्ह घटक सर्किट बोर्डच्या बाजूने असावा, इनपुट आणि आउटपुट सिग्नल लाइन शक्य तितक्या लहान बनवा.

7: घटक प्लेसमेंटची दिशा: घटक केवळ क्षैतिज आणि अनुलंब दोन दिशेने व्यवस्था केली जाऊ शकतात. अन्यथा, प्लग-इनला परवानगी नाही.

8: घटक अंतर. मध्यम घनतेच्या बोर्डांसाठी, कमी उर्जा प्रतिरोधक, कॅपेसिटर, डायोड आणि इतर भिन्न घटक यासारख्या लहान घटकांमधील अंतर प्लग-इन आणि वेल्डिंग प्रक्रियेशी संबंधित आहे. वेव्ह सोल्डरिंग दरम्यान, घटक अंतर 50-100 मिल (1.27-2.54 मिमी) असू शकते. मोठे, जसे की 100 मिल, इंटिग्रेटेड सर्किट चिप घेणे, घटक अंतर सामान्यत: 100-150 मिल असते.

9: जेव्हा घटकांमधील संभाव्य फरक मोठा असतो, तेव्हा घटकांमधील अंतर डिस्चार्ज टाळण्यासाठी पुरेसे मोठे असावे.

10: आयसीमध्ये, डिकॉपलिंग कॅपेसिटर चिपच्या वीजपुरवठा ग्राउंड पिनच्या जवळ असावा. अन्यथा, फिल्टरिंग प्रभाव अधिक वाईट होईल. डिजिटल सर्किट्समध्ये, डिजिटल सर्किट सिस्टमचे विश्वसनीय ऑपरेशन सुनिश्चित करण्यासाठी, आयसी डिकॉपलिंग कॅपेसिटर प्रत्येक डिजिटल इंटिग्रेटेड सर्किट चिपच्या वीजपुरवठा आणि मैदानाच्या दरम्यान ठेवला जातो. डिकॉपलिंग कॅपेसिटर सामान्यत: 0.01 ~ 0.1 यूएफ क्षमतेसह सिरेमिक चिप कॅपेसिटर वापरतात. डिकॉपलिंग कॅपेसिटर क्षमतेची निवड सामान्यत: सिस्टम ऑपरेटिंग फ्रीक्वेंसी एफ च्या परस्परांवर आधारित असते. याव्यतिरिक्त, सर्किट वीजपुरवठ्याच्या प्रवेशद्वारावरील पॉवर लाइन आणि ग्राउंड दरम्यान 10 एफयूएफ कॅपेसिटर आणि 0.01 यूएफ सिरेमिक कॅपेसिटर देखील आवश्यक आहे.

११: घड्याळ सर्किटची कनेक्शन लांबी कमी करण्यासाठी सिंगल चिप मायक्रो कॉम्प्यूटर चिपच्या घड्याळ सिग्नल पिनच्या शक्य तितक्या जवळ हँड सर्किट घटक जवळ असावा. आणि खाली वायर चालविणे चांगले आहे.