पीसीबी जगातून

1. हाय-स्पीड पीसीबी डिझाइन स्कीमॅटिक्स डिझाइन करताना प्रतिबाधा जुळणीचा विचार कसा करावा?

हाय-स्पीड पीसीबी सर्किट्स डिझाइन करताना, प्रतिबाधा जुळणी हे डिझाइन घटकांपैकी एक आहे.प्रतिबाधा मूल्याचा वायरिंग पद्धतीशी पूर्ण संबंध असतो, जसे की पृष्ठभागावरील थर (मायक्रोस्ट्रिप) किंवा आतील स्तरावर चालणे (स्ट्रिपलाइन/डबल स्ट्रिपलाइन), संदर्भ स्तरापासून अंतर (पॉवर लेयर किंवा ग्राउंड लेयर), वायरिंगची रुंदी, पीसीबी सामग्री , इ. दोन्ही ट्रेसच्या वैशिष्ट्यपूर्ण प्रतिबाधा मूल्यावर परिणाम करतील.

म्हणजेच, वायरिंगनंतर प्रतिबाधा मूल्य निश्चित केले जाऊ शकते.साधारणपणे, सिम्युलेशन सॉफ्टवेअर सर्किट मॉडेलच्या मर्यादेमुळे किंवा वापरलेल्या गणिती अल्गोरिदममुळे काही खंडित वायरिंग परिस्थिती विचारात घेऊ शकत नाही.यावेळी, केवळ काही टर्मिनेटर (टर्मिनेशन), जसे की मालिका प्रतिरोध, योजनाबद्ध आकृतीवर आरक्षित केले जाऊ शकतात.ट्रेस प्रतिबाधा मध्ये खंडितपणाचा प्रभाव कमी करा.वायरिंग करताना प्रतिबाधा खंडित होण्यापासून दूर राहण्याचा प्रयत्न करणे हाच समस्येचा खरा उपाय आहे.
प्रतिमा
2. जेव्हा PCB बोर्डमध्ये अनेक डिजिटल/एनालॉग फंक्शन ब्लॉक्स असतात, तेव्हा पारंपरिक पद्धत म्हणजे डिजिटल/एनालॉग ग्राउंड वेगळे करणे.कारण काय आहे?

डिजिटल/ॲनालॉग ग्राउंड वेगळे करण्याचे कारण म्हणजे डिजिटल सर्किट उच्च आणि निम्न क्षमतांमध्ये स्विच करताना पॉवर आणि ग्राउंडमध्ये आवाज निर्माण करेल.आवाजाची तीव्रता सिग्नलचा वेग आणि विद्युत् प्रवाहाच्या तीव्रतेशी संबंधित आहे.

जर ग्राउंड प्लेन विभागलेला नसेल आणि डिजिटल एरिया सर्किटद्वारे निर्माण होणारा आवाज मोठा असेल आणि ॲनालॉग एरिया सर्किट्स अगदी जवळ असतील, जरी डिजिटल-टू-एनालॉग सिग्नल ओलांडत नसले तरीही, ॲनालॉग सिग्नलला जमिनीद्वारे हस्तक्षेप केला जाईल. आवाजम्हणजेच, नॉन-विभाजित डिजिटल-टू-ॲनालॉग पद्धत केवळ तेव्हाच वापरली जाऊ शकते जेव्हा ॲनालॉग सर्किट क्षेत्र डिजिटल सर्किट क्षेत्रापासून दूर असेल जे मोठा आवाज निर्माण करते.

3. हाय-स्पीड पीसीबी डिझाइनमध्ये, डिझायनरने कोणत्या पैलूंचा विचार केला पाहिजे EMC आणि EMI नियम?

सामान्यतः, EMI/EMC डिझाइनमध्ये एकाच वेळी रेडिएटेड आणि आयोजित दोन्ही पैलूंचा विचार करणे आवश्यक आहे.पहिला उच्च वारंवारता भाग (>30MHz) चा आहे आणि नंतरचा कमी वारंवारता भाग (<30MHz) आहे.म्हणून आपण फक्त उच्च वारंवारतेकडे लक्ष देऊ शकत नाही आणि कमी वारंवारतेकडे दुर्लक्ष करू शकत नाही.

चांगल्या EMI/EMC डिझाइनमध्ये लेआउटच्या सुरुवातीला डिव्हाइसचे स्थान, PCB स्टॅक व्यवस्था, महत्त्वाची कनेक्शन पद्धत, डिव्हाइस निवड इत्यादी विचारात घेणे आवश्यक आहे.अगोदर चांगली व्यवस्था नसेल तर नंतर सोडवली जाईल.अर्ध्या प्रयत्नाने दुप्पट परिणाम मिळेल आणि खर्च वाढेल.

उदाहरणार्थ, घड्याळ जनरेटरची स्थिती शक्य तितक्या बाह्य कनेक्टरच्या जवळ नसावी.हाय-स्पीड सिग्नल शक्य तितक्या आतील स्तरावर जावेत.प्रतिबिंब कमी करण्यासाठी वैशिष्ट्यपूर्ण प्रतिबाधा जुळण्याकडे आणि संदर्भ स्तराच्या निरंतरतेकडे लक्ष द्या.उंची कमी करण्यासाठी डिव्हाइसद्वारे पुश केलेल्या सिग्नलचा वेग कमी करणे शक्य तितके कमी असावे.वारंवारता घटक, डीकपलिंग/बायपास कॅपेसिटर निवडताना, त्याचा वारंवारता प्रतिसाद पॉवर प्लेनवरील आवाज कमी करण्यासाठी आवश्यकता पूर्ण करतो की नाही याकडे लक्ष द्या.

याव्यतिरिक्त, रेडिएशन कमी करण्यासाठी लूप क्षेत्र शक्य तितके लहान (म्हणजे, लूप प्रतिबाधा शक्य तितक्या लहान) करण्यासाठी उच्च-फ्रिक्वेंसी सिग्नल करंटच्या परतीच्या मार्गाकडे लक्ष द्या.उच्च-फ्रिक्वेंसी आवाजाची श्रेणी नियंत्रित करण्यासाठी ग्राउंड देखील विभाजित केले जाऊ शकते.शेवटी, PCB आणि गृहनिर्माण दरम्यान चेसिस ग्राउंड योग्यरित्या निवडा.
प्रतिमा
4. पीसीबी बोर्ड बनवताना, हस्तक्षेप कमी करण्यासाठी, ग्राउंड वायर बंद योग फॉर्म बनवावे का?

पीसीबी बोर्ड बनवताना, हस्तक्षेप कमी करण्यासाठी लूप क्षेत्र सामान्यतः कमी केले जाते.ग्राउंड लाईन टाकताना, ती बंद स्वरूपात घातली जाऊ नये, परंतु फांदीच्या आकारात ती व्यवस्था करणे चांगले आहे आणि जमिनीचे क्षेत्रफळ शक्य तितके वाढवले ​​पाहिजे.

प्रतिमा
5. सिग्नल अखंडता सुधारण्यासाठी राउटिंग टोपोलॉजी कशी समायोजित करावी?

या प्रकारची नेटवर्क सिग्नलची दिशा अधिक क्लिष्ट आहे, कारण एकदिशात्मक, द्विदिशात्मक सिग्नल आणि वेगवेगळ्या स्तरावरील सिग्नलसाठी, टोपोलॉजीचे प्रभाव वेगळे असतात आणि सिग्नल गुणवत्तेसाठी कोणते टोपोलॉजी फायदेशीर आहे हे सांगणे कठीण आहे.आणि प्री-सिम्युलेशन करताना, कोणते टोपोलॉजी वापरायचे हे अभियंत्यांना खूप मागणी आहे, ज्यासाठी सर्किट तत्त्वे, सिग्नलचे प्रकार आणि अगदी वायरिंगची अडचण समजून घेणे आवश्यक आहे.
प्रतिमा
6. 100M वरील सिग्नलची स्थिरता सुनिश्चित करण्यासाठी लेआउट आणि वायरिंगचा सामना कसा करावा?

हाय-स्पीड डिजिटल सिग्नल वायरिंगची गुरुकिल्ली म्हणजे सिग्नलच्या गुणवत्तेवर ट्रान्समिशन लाईन्सचा प्रभाव कमी करणे.म्हणून, 100M वरील हाय-स्पीड सिग्नलच्या लेआउटसाठी सिग्नल ट्रेस शक्य तितक्या लहान असणे आवश्यक आहे.डिजिटल सर्किट्समध्ये, हाय-स्पीड सिग्नल हे सिग्नलच्या वाढीच्या विलंब वेळेद्वारे परिभाषित केले जातात.

शिवाय, वेगवेगळ्या प्रकारचे सिग्नल (जसे की TTL, GTL, LVTTL) सिग्नलची गुणवत्ता सुनिश्चित करण्यासाठी वेगवेगळ्या पद्धती आहेत.