हाय-स्पीड पीसीबी डिझाइनच्या शिक्षण प्रक्रियेमध्ये, क्रॉस्टलॉक ही एक महत्वाची संकल्पना आहे जी प्रभुत्व असणे आवश्यक आहे. विद्युत चुंबकीय हस्तक्षेपाच्या प्रसाराचा हा मुख्य मार्ग आहे. एसिन्क्रोनस सिग्नल लाईन्स, कंट्रोल लाईन्स आणि मी \ ओ पोर्ट्स रूट केल्या आहेत. क्रॉस्टल्क सर्किट्स किंवा घटकांचे असामान्य कार्ये होऊ शकते.

क्रॉस्टल्क

जेव्हा सिग्नल ट्रान्समिशन लाइनवर प्रसारित होतो तेव्हा इलेक्ट्रोमॅग्नेटिक कपलिंगमुळे समीप ट्रान्समिशन लाइनच्या अवांछित व्होल्टेज ध्वनी हस्तक्षेपाचा संदर्भ असतो. हा हस्तक्षेप ट्रान्समिशन ओळींमधील परस्पर इंडक्टन्स आणि म्युच्युअल कॅपेसिटन्समुळे होतो. पीसीबी लेयरचे पॅरामीटर्स, सिग्नल लाइन स्पेसिंग, ड्रायव्हिंग एंडची विद्युत वैशिष्ट्ये आणि प्राप्त समाप्ती आणि लाइन टर्मिनेशन पद्धतीचा क्रॉस्टल्कवर काही विशिष्ट प्रभाव पडतो.

क्रॉस्टलॉकवर मात करण्यासाठी मुख्य उपाय म्हणजेः

समांतर वायरिंगचे अंतर वाढवा आणि 3 डब्ल्यू नियमांचे अनुसरण करा;

समांतर तारा दरम्यान एक ग्राउंड अलगाव वायर घाला;

वायरिंग थर आणि ग्राउंड प्लेन दरम्यानचे अंतर कमी करा.

ओळी दरम्यान क्रॉस्टल्क कमी करण्यासाठी, लाइन अंतर पुरेसे मोठे असावे. जेव्हा लाइन सेंटरचे अंतर रेषा रुंदीच्या 3 पटपेक्षा कमी नसते, तेव्हा 70% विद्युत क्षेत्र परस्पर हस्तक्षेपाशिवाय ठेवले जाऊ शकते, ज्याला 3 डब्ल्यू नियम म्हणतात. आपण एकमेकांना हस्तक्षेप न करता 98% विद्युत क्षेत्र साध्य करू इच्छित असल्यास आपण 10 डब्ल्यू स्पेसिंग वापरू शकता.

टीपः वास्तविक पीसीबी डिझाइनमध्ये, 3 डब्ल्यू नियम क्रॉस्टलॉक टाळण्याच्या आवश्यकता पूर्णपणे पूर्ण करू शकत नाही.

पीसीबीमध्ये क्रॉस्टलॉक टाळण्याचे मार्ग

पीसीबीमध्ये क्रॉस्टलॉक टाळण्यासाठी, अभियंता पीसीबी डिझाइन आणि लेआउटच्या पैलूंवर विचार करू शकतात, जसे की:

1. फंक्शननुसार लॉजिक डिव्हाइस मालिकेचे वर्गीकरण करा आणि बसची रचना कठोर नियंत्रणाखाली ठेवा.

2. घटकांमधील शारीरिक अंतर कमी करा.

3. हाय-स्पीड सिग्नल लाईन्स आणि घटक (जसे की क्रिस्टल ऑसीलेटर) आय/() इंटरकनेक्शन इंटरफेस आणि डेटा हस्तक्षेप आणि जोडप्यास संवेदनशील इतर क्षेत्रापासून बरेच दूर असले पाहिजेत.

4. हाय-स्पीड लाइनसाठी योग्य समाप्ती प्रदान करा.

5. एकमेकांना समांतर असलेले लांब-अंतराचे ट्रेस टाळा आणि प्रेरक जोड्या कमी करण्यासाठी ट्रेस दरम्यान पुरेसे अंतर प्रदान करा.

.

7. सिग्नल आणि ग्राउंड प्लेन दरम्यानचे अंतर कमी करा.

8. उच्च-आवाज उत्सर्जन स्त्रोतांचे विभाजन आणि पृथक्करण (घड्याळ, आय/ओ, हाय-स्पीड इंटरकनेक्शन) आणि भिन्न सिग्नल वेगवेगळ्या थरांमध्ये वितरीत केले जातात.

9. सिग्नल ओळींमधील शक्य तितक्या अंतर वाढवा, जे कॅपेसिटिव्ह क्रॉस्टल्क प्रभावीपणे कमी करू शकते.

10. लीड इंडक्शनन्स कमी करा, सर्किटमध्ये अत्यंत उच्च प्रतिबाधा भार आणि अत्यंत कमी प्रतिबाधा भार वापरणे टाळा आणि एलओक्यू आणि लोकक्यू दरम्यान एनालॉग सर्किटचे लोड प्रतिबाधा स्थिर करण्याचा प्रयत्न करा. कारण उच्च प्रतिबाधा भार कॅपेसिटिव्ह क्रॉसस्टल्क वाढेल, उच्च ऑपरेटिंग व्होल्टेजमुळे, अत्यंत उच्च प्रतिबाधा भार वापरताना, कॅपेसिटिव्ह क्रॉस्टलॉक वाढेल आणि मोठ्या ऑपरेटिंग करंटमुळे, कमी प्रतिबाधा भार वापरताना, प्रेरक क्रॉस्टल्क वाढेल.

11. पीसीबीच्या अंतर्गत थरात हाय-स्पीड नियतकालिक सिग्नलची व्यवस्था करा.

12. बीटी प्रमाणपत्र सिग्नलची अखंडता सुनिश्चित करण्यासाठी आणि ओव्हरशूट रोखण्यासाठी प्रतिबाधा जुळणारे तंत्रज्ञान वापरा.

१ .. लक्षात घ्या की वेगवान वाढत्या कडा (टीआर 3 एन) असलेल्या सिग्नलसाठी, ग्राउंडिंग ग्राउंड सारख्या अँटी-क्रॉसस्टल्क प्रक्रिया करा आणि ईएफटी 1 बी किंवा ईएसडीद्वारे हस्तक्षेप केलेल्या आणि पीसीबीच्या काठावर फिल्टर केलेले नसलेल्या काही सिग्नल लाइनची व्यवस्था करा.

14. शक्य तितक्या ग्राउंड प्लेन वापरा. ग्राउंड प्लेन वापरणार्‍या सिग्नल लाइनला ग्राउंड प्लेन न वापरणार्‍या सिग्नल लाइनच्या तुलनेत 15-20 डीबी क्षीणन मिळेल.

15. सिग्नल उच्च-वारंवारता सिग्नल आणि संवेदनशील सिग्नलवर ग्राउंडसह प्रक्रिया केली जाते आणि डबल पॅनेलमध्ये ग्राउंड तंत्रज्ञानाचा वापर 10-15 डीबी क्षीणन प्राप्त करेल.

16. संतुलित तारा, ढाल तारा किंवा कोएक्सियल वायर वापरा.

17. छळ सिग्नल लाइन आणि संवेदनशील रेषा फिल्टर करा.

18. थर आणि वायरिंग वाजवी सेट करा, वायरिंग लेयर आणि वायरिंगचे अंतर वाजवी सेट करा, समांतर सिग्नलची लांबी कमी करा, सिग्नल थर आणि विमान थर दरम्यानचे अंतर कमी करा, सिग्नल लाइनचे अंतर वाढवा आणि समांतर सिग्नल लाइनची लांबी कमी करा (गंभीर लांबीच्या श्रेणीत), हे उपाय क्रॉसस्टोलक प्रभावीपणे कमी करतात.