पीसीबी बोर्डाच्या निवडीने डिझाइनची आवश्यकता आणि वस्तुमान उत्पादन आणि खर्च यांच्यात संतुलन राखणे आवश्यक आहे. डिझाइन आवश्यकतांमध्ये विद्युत आणि यांत्रिक भाग समाविष्ट आहेत. अत्यंत हाय-स्पीड पीसीबी बोर्ड (जीएचझेडपेक्षा जास्त वारंवारता) डिझाइन करताना ही सामग्री समस्या सहसा अधिक महत्त्वाची असते.
उदाहरणार्थ, सामान्यत: वापरल्या जाणार्या एफआर -4 मटेरियलमध्ये आता अनेक जीएचझेडच्या वारंवारतेवर डायलेक्ट्रिक तोटा होतो, ज्याचा सिग्नल क्षीणतेवर मोठा प्रभाव आहे आणि कदाचित योग्य नाही. जोपर्यंत विजेचा प्रश्न आहे, डायलेक्ट्रिक स्थिर आणि डायलेक्ट्रिक तोटा डिझाइन केलेल्या वारंवारतेसाठी योग्य आहे की नाही याकडे लक्ष द्या.2. उच्च वारंवारता हस्तक्षेप कसा टाळायचा?
उच्च-वारंवारता हस्तक्षेप टाळण्याची मूलभूत कल्पना म्हणजे उच्च-वारंवारता सिग्नलच्या इलेक्ट्रोमॅग्नेटिक फील्डचा हस्तक्षेप कमी करणे, जे तथाकथित क्रॉस्टलॉक (क्रॉस्टलॉक) आहे. आपण हाय-स्पीड सिग्नल आणि एनालॉग सिग्नल दरम्यानचे अंतर वाढवू शकता किंवा अॅनालॉग सिग्नलच्या पुढे ग्राउंड गार्ड/शंट ट्रेस जोडू शकता. डिजिटल ग्राउंडपासून एनालॉग ग्राउंडपर्यंत आवाजाच्या हस्तक्षेपाकडे देखील लक्ष द्या.3. हाय-स्पीड डिझाइनमध्ये सिग्नल अखंडतेच्या समस्येचे निराकरण कसे करावे?
सिग्नल अखंडता ही मुळात प्रतिबाधा जुळण्याची समस्या आहे. प्रतिबाधा जुळण्यावर परिणाम करणारे घटक सिग्नल स्त्रोताची रचना आणि आउटपुट प्रतिबाधा, ट्रेसची वैशिष्ट्यपूर्ण प्रतिबाधा, लोड एंडची वैशिष्ट्ये आणि ट्रेसची टोपोलॉजी समाविष्ट करतात. उपाय म्हणजे वायरिंगच्या समाप्ती आणि समायोजनाच्या टोपोलॉजीवर अवलंबून राहणे.
4. विभेदक वायरिंगची पद्धत कशी साकारली जाते?
विभेदक जोडीच्या लेआउटमध्ये लक्ष देण्यासाठी दोन मुद्दे आहेत. एक म्हणजे दोन तारांची लांबी शक्य तितक्या लांब असावी आणि दुसरे म्हणजे दोन तारांमधील अंतर (हे अंतर भिन्न प्रतिबाधाद्वारे निश्चित केले जाते) समांतर ठेवण्यासाठी स्थिर ठेवणे आवश्यक आहे. दोन समांतर मार्ग आहेत, एक म्हणजे दोन ओळी एकाच बाजूने चालतात आणि दुसरे म्हणजे दोन ओळी दोन जवळील थरांवर (ओव्हर-अंडर) चालतात. सामान्यत: पूर्वीची साइड-बाय-साइड (साइड-बाय-साइड, साइड-बाय-साइड) अधिक प्रकारे लागू केली जाते.
5. केवळ एका आउटपुट टर्मिनलसह क्लॉक सिग्नल लाइनसाठी विभेदक वायरिंग कसे करावे?
विभेदक वायरिंग वापरण्यासाठी, हे समजते की सिग्नल स्त्रोत आणि प्राप्तकर्ता देखील भिन्न सिग्नल आहेत. म्हणूनच, केवळ एका आउटपुट टर्मिनलसह घड्याळ सिग्नलसाठी विभेदक वायरिंग वापरणे अशक्य आहे.
6. प्राप्तीच्या शेवटी भिन्न रेषा जोड्यांमध्ये जुळणारे प्रतिरोधक जोडले जाऊ शकते?
प्राप्त झालेल्या शेवटी विभेदक रेषा जोड्यांमधील जुळणारे प्रतिकार सहसा जोडले जाते आणि त्याचे मूल्य भिन्न प्रतिबाधाच्या मूल्याइतकेच असले पाहिजे. अशा प्रकारे सिग्नलची गुणवत्ता चांगली होईल.
7. विभेदक जोडीची वायरिंग जवळ आणि समांतर का असावी?
विभेदक जोडीची वायरिंग योग्यरित्या जवळ आणि समांतर असावी. तथाकथित योग्य निकटता हे आहे कारण अंतर विभेदक प्रतिबाधाच्या मूल्यावर परिणाम करेल, जे भिन्न जोड्या डिझाइन करण्यासाठी एक महत्त्वपूर्ण पॅरामीटर आहे. समांतरतेची आवश्यकता देखील भिन्न प्रतिबाधाची सुसंगतता राखणे आहे. जर दोन ओळी अचानक दूर आणि जवळ असतील तर भिन्न प्रतिबाधा विसंगत असेल, ज्यामुळे सिग्नल अखंडता आणि वेळेच्या विलंबावर परिणाम होईल.