पीसीबी बोर्डाच्या निवडीने डिझाइन आवश्यकता पूर्ण करणे आणि मोठ्या प्रमाणात उत्पादन आणि खर्च यांच्यात संतुलन राखणे आवश्यक आहे. डिझाइन आवश्यकतांमध्ये इलेक्ट्रिकल आणि यांत्रिक भागांचा समावेश आहे. अतिशय हाय-स्पीड PCB बोर्ड (GHz पेक्षा जास्त वारंवारता) डिझाइन करताना ही सामग्री समस्या सहसा अधिक महत्त्वाची असते.
उदाहरणार्थ, सामान्यतः वापरल्या जाणाऱ्या FR-4 मटेरियलमध्ये आता अनेक GHz च्या फ्रिक्वेन्सीमध्ये डायलेक्ट्रिक नुकसान होते, ज्याचा सिग्नल क्षीणतेवर मोठा प्रभाव असतो आणि ते योग्य नसू शकते. जोपर्यंत विजेचा संबंध आहे, डिझाइन केलेल्या वारंवारतेसाठी डायलेक्ट्रिक स्थिरांक आणि डायलेक्ट्रिक नुकसान योग्य आहेत की नाही याकडे लक्ष द्या.2. उच्च वारंवारता हस्तक्षेप कसा टाळायचा?
उच्च-फ्रिक्वेंसी हस्तक्षेप टाळण्याची मूळ कल्पना म्हणजे उच्च-फ्रिक्वेंसी सिग्नलच्या इलेक्ट्रोमॅग्नेटिक फील्डचा हस्तक्षेप कमी करणे, ज्याला तथाकथित क्रॉसस्टॉक (क्रॉसस्टॉक) म्हणतात. तुम्ही हाय-स्पीड सिग्नल आणि ॲनालॉग सिग्नलमधील अंतर वाढवू शकता किंवा ॲनालॉग सिग्नलच्या पुढे ग्राउंड गार्ड/शंट ट्रेस जोडू शकता. डिजिटल ग्राउंडपासून ॲनालॉग ग्राउंडपर्यंतच्या आवाजाच्या हस्तक्षेपाकडे देखील लक्ष द्या.3. हाय-स्पीड डिझाइनमध्ये सिग्नल अखंडतेची समस्या कशी सोडवायची?
सिग्नल अखंडता ही मुळात प्रतिबाधा जुळण्याची समस्या आहे. प्रतिबाधा जुळण्यावर परिणाम करणाऱ्या घटकांमध्ये सिग्नल स्त्रोताची रचना आणि आउटपुट प्रतिबाधा, ट्रेसची वैशिष्ट्यपूर्ण प्रतिबाधा, लोड एंडची वैशिष्ट्ये आणि ट्रेसची टोपोलॉजी यांचा समावेश होतो. वायरिंगच्या समाप्ती आणि समायोजनाच्या टोपोलॉजीवर अवलंबून राहणे हा उपाय आहे.
4. विभेदक वायरिंग पद्धत कशी लक्षात येते?
विभेदक जोडीच्या मांडणीमध्ये लक्ष देण्यासारखे दोन मुद्दे आहेत. एक म्हणजे दोन तारांची लांबी शक्य तितकी लांब असावी आणि दुसरी म्हणजे दोन तारांमधील अंतर (हे अंतर विभेदक प्रतिबाधाने ठरवले जाते) स्थिर ठेवावे, म्हणजेच समांतर ठेवावे. दोन समांतर मार्ग आहेत, एक म्हणजे दोन रेषा एकाच बाजूने चालतात आणि दुसरा म्हणजे दोन रेषा दोन समीप स्तरांवर (ओव्हर-अंडर) चालतात. साधारणपणे, पूर्वीच्या शेजारी (शेजारी-शेजारी, शेजारी-शेजारी) अधिक मार्गांनी लागू केले जाते.
5. केवळ एका आउटपुट टर्मिनलसह घड्याळ सिग्नल लाइनसाठी विभेदक वायरिंग कसे लक्षात घ्यावे?
विभेदक वायरिंग वापरण्यासाठी, हे समजते की सिग्नल स्त्रोत आणि प्राप्तकर्ता देखील विभेदक सिग्नल आहेत. म्हणून, केवळ एका आउटपुट टर्मिनलसह घड्याळ सिग्नलसाठी विभेदक वायरिंग वापरणे अशक्य आहे.
6. रिसिव्हिंग एंडवर डिफरन्शियल लाइन जोड्यांमध्ये मॅचिंग रेझिस्टर जोडता येईल का?
रिसिव्हिंग एंडवरील डिफरेंशियल लाइन जोड्यांमधील जुळणारा प्रतिकार सहसा जोडला जातो आणि त्याचे मूल्य विभेदक प्रतिबाधाच्या मूल्यासारखे असावे. अशा प्रकारे सिग्नलची गुणवत्ता चांगली होईल.
7. विभेदक जोडीचे वायरिंग जवळ आणि समांतर का असावे?
विभेदक जोडीचे वायरिंग योग्यरित्या जवळ आणि समांतर असावे. तथाकथित योग्य समीपता आहे कारण अंतर विभेदक प्रतिबाधाच्या मूल्यावर परिणाम करेल, जे विभेदक जोड्यांच्या डिझाइनसाठी एक महत्त्वाचे पॅरामीटर आहे. विभेदक प्रतिबाधाची सातत्य राखण्यासाठी देखील समांतरतेची आवश्यकता आहे. जर दोन ओळी अचानक दूर आणि जवळ असतील तर, विभेदक प्रतिबाधा विसंगत असेल, ज्यामुळे सिग्नल अखंडता आणि वेळेच्या विलंबावर परिणाम होईल.