पीसीबी वर्ल्ड, मार्च, 19, 2021 पासून
पीसीबी डिझाइन करताना, आम्हाला बर्‍याचदा विविध समस्या उद्भवतात, जसे की प्रतिबाधा मॅचिंग, ईएमआय नियम इ.
1. हाय-स्पीड पीसीबी डिझाइन स्कीमॅटिक्सची रचना करताना प्रतिबाधा जुळणीचा विचार कसा करावा?
हाय-स्पीड पीसीबी सर्किट्सची रचना करताना, प्रतिबाधा जुळवणे हे डिझाइन घटकांपैकी एक आहे. इम्पेडन्स व्हॅल्यूचे वायरिंग पद्धतीसह परिपूर्ण संबंध आहे, जसे की पृष्ठभागावरील थर (मायक्रोस्ट्रिप) किंवा आतील थर (स्ट्रिपलाइन/डबल स्ट्रिपलाइन), संदर्भ थर (पॉवर लेयर किंवा ग्राउंड लेयर) पासून अंतर, वायरिंग रूंदी, पीसीबी सामग्री इत्यादी दोन्ही ट्रेसच्या वैशिष्ट्यपूर्ण इम्पेडन्स व्हॅल्यूवर परिणाम करतील.
म्हणजेच, प्रतिबाधा मूल्य केवळ वायरिंग नंतर निश्चित केले जाऊ शकते. सामान्यत: सर्किट मॉडेलच्या मर्यादेमुळे किंवा वापरल्या जाणार्‍या गणिताच्या अल्गोरिदममुळे सिम्युलेशन सॉफ्टवेअर काही विवादास्पद वायरिंगची परिस्थिती विचारात घेऊ शकत नाही. यावेळी, मालिका प्रतिरोधक सारख्या केवळ काही टर्मिनेटर (समाप्ती) स्कीमॅटिक आकृतीवर आरक्षित केले जाऊ शकतात. ट्रेस प्रतिबाधा मध्ये विघटनाचा परिणाम कमी करा. समस्येचे वास्तविक निराकरण म्हणजे वायरिंग करताना प्रतिबाधा खंडित होण्यापासून टाळण्याचा प्रयत्न करणे.
२. जेव्हा पीसीबी बोर्डमध्ये एकाधिक डिजिटल/एनालॉग फंक्शन ब्लॉक्स असतात तेव्हा पारंपारिक पद्धत म्हणजे डिजिटल/एनालॉग ग्राउंड वेगळे करणे. कारण काय आहे?
डिजिटल/एनालॉग ग्राउंड वेगळे करण्याचे कारण असे आहे की डिजिटल सर्किट उच्च आणि कमी संभाव्यतेमध्ये स्विच करताना पॉवर आणि ग्राउंडमध्ये आवाज निर्माण करेल. आवाजाची परिमाण सिग्नलच्या गती आणि वर्तमानाच्या विशालतेशी संबंधित आहे.
जर ग्राउंड प्लेनचे विभाजन झाले नाही आणि डिजिटल एरिया सर्किटद्वारे व्युत्पन्न केलेला आवाज मोठा असेल आणि डिजिटल-टू-एनालॉग सिग्नल ओलांडत नसले तरीही अ‍ॅनालॉग एरिया सर्किट्स अगदी जवळ असतील तर, एनालॉग सिग्नल अद्याप ग्राउंड आवाजाद्वारे हस्तक्षेप केला जाईल. असे म्हणायचे आहे की, एनालॉग सर्किट क्षेत्र मोठ्या आवाजात निर्माण करणार्‍या डिजिटल सर्किट क्षेत्रापासून दूर असेल तेव्हाच विना-विभाजित डिजिटल-ते-विश्लेषक पद्धत वापरली जाऊ शकते.
3. हाय-स्पीड पीसीबी डिझाइनमध्ये, डिझाइनरने ईएमसी आणि ईएमआय नियमांचा कोणत्या पैलूंचा विचार केला पाहिजे?
सामान्यत: ईएमआय/ईएमसी डिझाइनला एकाच वेळी रेडिएटेड आणि आयोजित केलेल्या पैलूंचा विचार करणे आवश्यक आहे. पूर्वीचे उच्च वारंवारता भाग (> 30 मेगाहर्ट्झ) चे आहे आणि नंतरचे कमी वारंवारता भाग (<30 मेगाहर्ट्झ) आहे. म्हणून आपण फक्त उच्च वारंवारतेकडे लक्ष देऊ शकत नाही आणि कमी वारंवारतेच्या भागाकडे दुर्लक्ष करू शकत नाही.
लेआउटच्या सुरूवातीस एक चांगले ईएमआय/ईएमसी डिझाइन डिव्हाइसचे स्थान, पीसीबी स्टॅक व्यवस्था, महत्त्वपूर्ण कनेक्शन पद्धत, डिव्हाइस निवड इत्यादी लक्षात घेणे आवश्यक आहे. यापूर्वी यापूर्वी कोणतीही चांगली व्यवस्था न झाल्यास, नंतर ती सोडविली जाईल. अर्ध्या प्रयत्नांसह आणि किंमतीत वाढ होण्यास दुप्पट परिणाम मिळेल.
उदाहरणार्थ, घड्याळ जनरेटरचे स्थान शक्य तितक्या बाह्य कनेक्टरच्या जवळ नसावे. हाय-स्पीड सिग्नल शक्य तितक्या आतील थरात जावे. प्रतिबिंब कमी करण्यासाठी वैशिष्ट्यपूर्ण प्रतिबाधा जुळणी आणि संदर्भ लेयरच्या सातत्य यावर लक्ष द्या. डिव्हाइसद्वारे ढकललेल्या सिग्नलचा स्लीव्ह रेट उंची कमी करण्यासाठी शक्य तितक्या लहान असावा. वारंवारता घटक, डिकॉपलिंग/बायपास कॅपेसिटर निवडताना, त्याची वारंवारता प्रतिसाद पॉवर प्लेनवरील आवाज कमी करण्यासाठी आवश्यकता पूर्ण करते की नाही याकडे लक्ष द्या.
याव्यतिरिक्त, रेडिएशन कमी करण्यासाठी पळवाट क्षेत्र शक्य तितक्या लहान (म्हणजेच पळवाट प्रतिबाधा) कमी करण्यासाठी उच्च-वारंवारता सिग्नलच्या रिटर्न मार्गाकडे लक्ष द्या. उच्च-वारंवारतेच्या आवाजाच्या श्रेणीवर नियंत्रण ठेवण्यासाठी ग्राउंड देखील विभागले जाऊ शकते. शेवटी, पीसीबी आणि गृहनिर्माण दरम्यान चेसिस ग्राउंड योग्यरित्या निवडा.
4. पीसीबी बोर्ड बनवताना, हस्तक्षेप कमी करण्यासाठी, ग्राउंड वायर एक बंद-समोर फॉर्म तयार करावा?
पीसीबी बोर्ड बनवताना, हस्तक्षेप कमी करण्यासाठी लूप क्षेत्र सामान्यत: कमी केले जाते. ग्राउंड लाइन घालताना, ती बंद स्वरूपात घातली जाऊ नये, परंतु शाखेच्या आकारात त्याची व्यवस्था करणे चांगले आहे आणि जमिनीचे क्षेत्र शक्य तितके वाढवावे.
5. सिग्नलची अखंडता सुधारण्यासाठी राउटिंग टोपोलॉजी कशी समायोजित करावी?
या प्रकारच्या नेटवर्क सिग्नलची दिशा अधिक गुंतागुंतीची आहे, कारण दिग्दर्शित, द्विदिशात्मक सिग्नल आणि वेगवेगळ्या स्तरांच्या सिग्नलसाठी, टोपोलॉजी प्रभाव भिन्न आहे आणि कोणत्या टोपोलॉजीला सिग्नल गुणवत्तेसाठी फायदेशीर आहे हे सांगणे कठीण आहे. आणि प्री-सिम्युलेशन करत असताना, जी टोपोलॉजी वापरण्यासाठी अभियंत्यांना खूप मागणी आहे, सर्किट तत्त्वे, सिग्नल प्रकार आणि वायरिंगच्या अडचणीची देखील आवश्यकता आहे.
6. 100 मीटरपेक्षा जास्त सिग्नलची स्थिरता सुनिश्चित करण्यासाठी लेआउट आणि वायरिंगचा सामना कसा करावा?
हाय-स्पीड डिजिटल सिग्नल वायरिंगची गुरुकिल्ली म्हणजे सिग्नलच्या गुणवत्तेवरील ट्रान्समिशन लाइनचा प्रभाव कमी करणे. म्हणूनच, 100 मीटरपेक्षा जास्त उच्च-स्पीड सिग्नलच्या लेआउटसाठी सिग्नल ट्रेस शक्य तितक्या लहान असणे आवश्यक आहे. डिजिटल सर्किट्समध्ये, हाय-स्पीड सिग्नल सिग्नल वाढीच्या विलंब वेळेद्वारे परिभाषित केले जातात.
शिवाय, सिग्नलची गुणवत्ता सुनिश्चित करण्यासाठी वेगवेगळ्या प्रकारच्या सिग्नल (जसे टीटीएल, जीटीएल, एलव्हीटीटीएल) मध्ये भिन्न पद्धती आहेत.