01
पॉवर लेआउट संबंधित
डिजिटल सर्किट्सना बऱ्याचदा खंडित करंट्सची आवश्यकता असते, त्यामुळे काही हाय-स्पीड उपकरणांसाठी इनरश करंट्स तयार होतात.
पॉवर ट्रेस खूप लांब असल्यास, इनरश करंटच्या उपस्थितीमुळे उच्च-फ्रिक्वेंसी आवाज होईल आणि हा उच्च-फ्रिक्वेंसी आवाज इतर सिग्नलमध्ये सादर केला जाईल.हाय-स्पीड सर्किट्समध्ये, अपरिहार्यपणे परजीवी इंडक्टन्स, परजीवी प्रतिरोध आणि परजीवी कॅपेसिटन्स असेल, त्यामुळे उच्च-वारंवारता आवाज शेवटी इतर सर्किट्सशी जोडला जाईल आणि परजीवी इंडक्टन्सच्या उपस्थितीमुळे ट्रेसची प्रतिकार करण्याची क्षमता देखील वाढेल. कमाल लाट वर्तमान घट, ज्यामुळे आंशिक व्होल्टेज कमी होते, ज्यामुळे सर्किट अक्षम होऊ शकते.
म्हणून, डिजिटल उपकरणासमोर बायपास कॅपेसिटर जोडणे विशेषतः महत्वाचे आहे.कॅपॅसिटन्स जितका मोठा असेल तितकी ट्रान्समिशन एनर्जी ट्रान्समिशन रेटद्वारे मर्यादित असते, त्यामुळे पूर्ण वारंवारता श्रेणी पूर्ण करण्यासाठी एक मोठी कॅपॅसिटन्स आणि लहान कॅपॅसिटन्स एकत्रित केली जातात.
हॉट स्पॉट टाळा: सिग्नल वायस पॉवर लेयर आणि खालच्या थरावर व्हॉईड्स निर्माण करेल.म्हणून, वायसच्या अवास्तव प्लेसमेंटमुळे वीज पुरवठा किंवा ग्राउंड प्लेनच्या काही भागात वर्तमान घनता वाढण्याची शक्यता आहे.ज्या भागात सध्याची घनता वाढते त्यांना हॉट स्पॉट म्हणतात.
म्हणून, व्हिसा सेट करताना ही परिस्थिती टाळण्यासाठी आम्ही सर्वतोपरी प्रयत्न केले पाहिजे, जेणेकरून विमानाचे विभाजन होण्यापासून रोखता येईल, ज्यामुळे शेवटी EMC समस्या निर्माण होतील.
सामान्यतः हॉट स्पॉट्स टाळण्याचा सर्वोत्तम मार्ग म्हणजे जाळीच्या पॅटर्नमध्ये वियास ठेवणे, जेणेकरून सध्याची घनता एकसमान असेल आणि विमाने एकाच वेळी विलग होणार नाहीत, परतीचा मार्ग खूप लांब नसेल आणि EMC समस्या निर्माण होतील. होत नाही.
02
ट्रेसची झुकण्याची पद्धत
हाय-स्पीड सिग्नल लाईन्स टाकताना, शक्यतो सिग्नल लाईन वाकवणे टाळा.जर तुम्हाला ट्रेस वाकवायचा असेल तर ते तीव्र किंवा काटकोनात ट्रेस करू नका, उलट एक ओबटस कोन वापरा.
हाय-स्पीड सिग्नल लाईन टाकताना, समान लांबी मिळवण्यासाठी आम्ही अनेकदा साप रेषा वापरतो.तीच सर्प रेषा प्रत्यक्षात एक प्रकारची बेंड असते.रेषेची रुंदी, अंतर आणि वाकण्याची पद्धत सर्व वाजवीपणे निवडली पाहिजे आणि अंतर 4W/1.5W नियम पूर्ण केले पाहिजे.
03
सिग्नल समीपता
हाय-स्पीड सिग्नल लाईन्समधील अंतर खूप जवळ असल्यास, क्रॉसस्टॉक तयार करणे सोपे आहे.काहीवेळा, लेआउट, बोर्ड फ्रेमचा आकार आणि इतर कारणांमुळे, आमच्या हाय-स्पीड सिग्नल लाईन्समधील अंतर आमच्या किमान आवश्यक अंतरापेक्षा जास्त होते, तर आम्ही फक्त हाय-स्पीड सिग्नल लाईन्समधील अंतर अडथळ्याजवळ शक्य तितके वाढवू शकतो.अंतर
खरं तर, जागा पुरेशी असल्यास, दोन हाय-स्पीड सिग्नल लाईन्समधील अंतर वाढवण्याचा प्रयत्न करा.
03
सिग्नल समीपता
हाय-स्पीड सिग्नल लाईन्समधील अंतर खूप जवळ असल्यास, क्रॉसस्टॉक तयार करणे सोपे आहे.काहीवेळा, लेआउट, बोर्ड फ्रेमचा आकार आणि इतर कारणांमुळे, आमच्या हाय-स्पीड सिग्नल लाईन्समधील अंतर आमच्या किमान आवश्यक अंतरापेक्षा जास्त होते, तर आम्ही फक्त हाय-स्पीड सिग्नल लाईन्समधील अंतर अडथळ्याजवळ शक्य तितके वाढवू शकतो.अंतर
खरं तर, जागा पुरेशी असल्यास, दोन हाय-स्पीड सिग्नल लाईन्समधील अंतर वाढवण्याचा प्रयत्न करा.
05
प्रतिबाधा सतत नसते
ट्रेसचे प्रतिबाधा मूल्य सामान्यतः त्याच्या रेषेच्या रुंदीवर आणि ट्रेस आणि संदर्भ समतल दरम्यानच्या अंतरावर अवलंबून असते.ट्रेस जितका विस्तीर्ण असेल तितका त्याचा प्रतिबाधा कमी होईल.काही इंटरफेस टर्मिनल आणि डिव्हाइस पॅडमध्ये, तत्त्व देखील लागू आहे.
जेव्हा इंटरफेस टर्मिनलचा पॅड हाय-स्पीड सिग्नल लाइनशी जोडलेला असतो, तेव्हा पॅड विशेषतः मोठा असेल आणि हाय-स्पीड सिग्नल लाइन विशेषतः अरुंद असेल, मोठ्या पॅडचा प्रतिबाधा लहान असेल आणि अरुंद असेल. ट्रेसमध्ये मोठा प्रतिबाधा असणे आवश्यक आहे.या प्रकरणात, प्रतिबाधा खंडित होईल, आणि प्रतिबाधा खंडित असल्यास सिग्नल प्रतिबिंबित होईल.
म्हणून, या समस्येचे निराकरण करण्यासाठी, इंटरफेस टर्मिनल किंवा डिव्हाइसच्या मोठ्या पॅडच्या खाली एक निषिद्ध तांब्याची शीट ठेवली जाते आणि प्रतिबाधा सतत चालू ठेवण्यासाठी प्रतिबाधा वाढवण्यासाठी पॅडचे संदर्भ विमान दुसर्या स्तरावर ठेवले जाते.
वियास हे प्रतिबाधा खंडित होण्याचे आणखी एक स्त्रोत आहेत.हा प्रभाव कमी करण्यासाठी, आतील थर आणि मार्गेशी जोडलेली अनावश्यक तांब्याची त्वचा काढून टाकली पाहिजे.
खरं तर, अशा प्रकारचे ऑपरेशन सीएडी साधनांद्वारे डिझाइन दरम्यान काढून टाकले जाऊ शकते किंवा पीसीबी प्रक्रिया निर्मात्याशी संपर्क साधून अनावश्यक तांबे काढून टाकणे आणि प्रतिबाधाची सातत्य सुनिश्चित करणे शक्य आहे.
वियास हे प्रतिबाधा खंडित होण्याचे आणखी एक स्त्रोत आहेत.हा प्रभाव कमी करण्यासाठी, आतील थर आणि मार्गेशी जोडलेली अनावश्यक तांब्याची त्वचा काढून टाकली पाहिजे.
खरं तर, अशा प्रकारचे ऑपरेशन सीएडी साधनांद्वारे डिझाइन दरम्यान काढून टाकले जाऊ शकते किंवा पीसीबी प्रक्रिया निर्मात्याशी संपर्क साधून अनावश्यक तांबे काढून टाकणे आणि प्रतिबाधाची सातत्य सुनिश्चित करणे शक्य आहे.
विभेदक जोडीमध्ये वियास किंवा घटकांची व्यवस्था करण्यास मनाई आहे.विअस किंवा घटक विभेदक जोडीमध्ये ठेवल्यास, EMC समस्या उद्भवतील आणि प्रतिबाधा खंडित देखील होईल.
काहीवेळा, काही हाय-स्पीड डिफरेंशियल सिग्नल लाइन्स कपलिंग कॅपेसिटरसह मालिकेत जोडणे आवश्यक आहे.कपलिंग कॅपेसिटर देखील सममितीयरित्या व्यवस्थित करणे आवश्यक आहे आणि कपलिंग कॅपेसिटरचे पॅकेज खूप मोठे नसावे.0402 वापरण्याची शिफारस केली जाते, 0603 देखील स्वीकार्य आहे आणि 0805 वरील कॅपेसिटर किंवा साइड-बाय-साइड कॅपेसिटर न वापरणे चांगले आहे.
सामान्यतः, व्हिअसमध्ये प्रचंड प्रतिबाधा विस्कळीतपणा निर्माण होतो, त्यामुळे हाय-स्पीड डिफरेंशियल सिग्नल लाइन जोड्यांसाठी, व्हियास कमी करण्याचा प्रयत्न करा आणि जर तुम्हाला व्हियास वापरायचा असेल, तर त्यांची सममितीय व्यवस्था करा.
07
समान लांबी
काही हाय-स्पीड सिग्नल इंटरफेसमध्ये, साधारणपणे, जसे की बस, येण्याची वेळ आणि वैयक्तिक सिग्नल लाईन्समधील टाइम लॅग एरर विचारात घेणे आवश्यक आहे.उदाहरणार्थ, हाय-स्पीड समांतर बसेसच्या गटामध्ये, सेटअप वेळ आणि होल्ड टाइमची सुसंगतता सुनिश्चित करण्यासाठी सर्व डेटा सिग्नल लाईन्सच्या आगमन वेळेची हमी ठराविक वेळेच्या अंतराच्या त्रुटीमध्ये असणे आवश्यक आहे.ही मागणी पूर्ण करण्यासाठी, आपण समान लांबीचा विचार केला पाहिजे.
हाय-स्पीड डिफरेंशियल सिग्नल लाइनने दोन सिग्नल लाईन्ससाठी कठोर टाइम लॅग सुनिश्चित करणे आवश्यक आहे, अन्यथा संप्रेषण अयशस्वी होण्याची शक्यता आहे.म्हणून, ही आवश्यकता पूर्ण करण्यासाठी, समान लांबी मिळविण्यासाठी एक सर्प रेषा वापरली जाऊ शकते, ज्यामुळे वेळेच्या अंतराची आवश्यकता पूर्ण होते.
सापाची रेषा साधारणपणे लांबी कमी होण्याच्या उगमस्थानी ठेवली पाहिजे, दूरच्या टोकाला नाही.केवळ स्त्रोतावर विभेदक रेषेच्या सकारात्मक आणि नकारात्मक टोकावरील सिग्नल बहुतेक वेळा समकालिकपणे प्रसारित केले जाऊ शकतात.
सापाची रेषा साधारणपणे लांबी कमी होण्याच्या उगमस्थानी ठेवली पाहिजे, दूरच्या टोकाला नाही.केवळ स्त्रोतावर विभेदक रेषेच्या सकारात्मक आणि नकारात्मक टोकावरील सिग्नल बहुतेक वेळा समकालिकपणे प्रसारित केले जाऊ शकतात.
जर दोन ट्रेस वाकलेले असतील आणि दोघांमधील अंतर 15 मिमी पेक्षा कमी असेल, तर दोन्हीमधील लांबी कमी झाल्यामुळे यावेळी एकमेकांना भरपाई मिळेल, त्यामुळे यावेळी समान लांबीची प्रक्रिया करण्याची आवश्यकता नाही.
हाय-स्पीड डिफरेंशियल सिग्नल लाइनच्या वेगवेगळ्या भागांसाठी, ते स्वतंत्रपणे समान लांबीचे असले पाहिजेत.वियास, मालिका कपलिंग कॅपेसिटर आणि इंटरफेस टर्मिनल या सर्व हाय-स्पीड डिफरेंशियल सिग्नल लाइन्स आहेत ज्या दोन भागांमध्ये विभागल्या आहेत, त्यामुळे यावेळी विशेष लक्ष द्या.
स्वतंत्रपणे समान लांबी असणे आवश्यक आहे.कारण बरेच EDA सॉफ्टवेअर फक्त DRC मध्ये संपूर्ण वायरिंग हरवले आहे की नाही यावर लक्ष देते.
LVDS डिस्प्ले उपकरणांसारख्या इंटरफेससाठी, एकाच वेळी विभेदक जोड्यांच्या अनेक जोड्या असतील, आणि विभेदक जोड्यांमधील वेळेची आवश्यकता सामान्यतः खूप कठोर असते आणि वेळ विलंब आवश्यकता विशेषतः लहान असतात.म्हणून, अशा विभेदक सिग्नल जोड्यांसाठी, आम्हाला ते समान विमानात असणे आवश्यक आहे.भरपाई द्या.कारण वेगवेगळ्या थरांचा सिग्नल ट्रान्समिशनचा वेग वेगळा असतो.
जेव्हा काही EDA सॉफ्टवेअर ट्रेसच्या लांबीची गणना करतात, तेव्हा पॅडमधील ट्रेस देखील लांबीमध्ये मोजले जातील.या वेळी लांबीची भरपाई केली असल्यास, वास्तविक परिणाम लांबी गमावेल.त्यामुळे काही EDA सॉफ्टवेअर वापरताना यावेळी विशेष लक्ष द्या.
कोणत्याही वेळी, जर तुम्हाला शक्य असेल तर, शेवटी समान लांबीसाठी सर्पिन रूटिंग करण्याची आवश्यकता टाळण्यासाठी तुम्ही सममितीय राउटिंग निवडणे आवश्यक आहे.
जर जागा परवानगी देत असेल, तर नुकसान भरपाई मिळवण्यासाठी सर्पेन्टाइन रेषेचा वापर करण्याऐवजी, लहान विभेदक रेषेच्या उगमस्थानावर एक लहान लूप जोडण्याचा प्रयत्न करा.