PCB डिझाइनमध्ये, इलेक्ट्रोमॅग्नेटिक कंपॅटिबिलिटी (EMC) आणि संबंधित इलेक्ट्रोमॅग्नेटिक इंटरफेरन्स (EMI) या नेहमीच दोन प्रमुख समस्या आहेत ज्यामुळे अभियंत्यांना डोकेदुखी होते, विशेषत: आजच्या सर्किट बोर्ड डिझाइनमध्ये आणि घटक पॅकेजिंग कमी होत आहेत आणि OEM ला उच्च-गती प्रणालीची आवश्यकता असते.

1. क्रॉसस्टॉक आणि वायरिंग हे मुख्य मुद्दे आहेत

विद्युत प्रवाहाचा सामान्य प्रवाह सुनिश्चित करण्यासाठी वायरिंग विशेषतः महत्वाचे आहे. जर विद्युतप्रवाह आंदोलक किंवा इतर तत्सम उपकरणातून येत असेल, तर विद्युत् प्रवाह जमिनीपासून वेगळे ठेवणे किंवा विद्युत् प्रवाह दुसऱ्या ट्रेसच्या समांतर चालू न देणे विशेषतः महत्त्वाचे आहे. दोन समांतर हाय-स्पीड सिग्नल EMC आणि EMI, विशेषतः क्रॉसस्टॉक व्युत्पन्न करतील. प्रतिकार मार्ग सर्वात लहान असणे आवश्यक आहे आणि परतीचा प्रवाह मार्ग शक्य तितका लहान असणे आवश्यक आहे. रिटर्न पथ ट्रेसची लांबी पाठवलेल्या ट्रेसच्या लांबीइतकीच असावी.

EMI साठी, एकाला "उल्लंघन केलेले वायरिंग" आणि दुसऱ्याला "पीडित वायरिंग" म्हणतात. इलेक्ट्रोमॅग्नेटिक फील्डच्या उपस्थितीमुळे इंडक्टन्स आणि कॅपेसिटन्सच्या जोडणीचा परिणाम "पीडित" ट्रेसवर होईल, ज्यामुळे "बळी ट्रेस" वर फॉरवर्ड आणि रिव्हर्स करंट निर्माण होतील. या प्रकरणात, स्थिर वातावरणात तरंग निर्माण होतील जेथे सिग्नलची प्रसारण लांबी आणि रिसेप्शन लांबी जवळजवळ समान असेल.

चांगल्या-संतुलित आणि स्थिर वायरिंग वातावरणात, क्रॉसस्टॉक दूर करण्यासाठी प्रेरित प्रवाहांनी एकमेकांना रद्द केले पाहिजे. तथापि, आपण एका अपरिपूर्ण जगात आहोत आणि अशा गोष्टी होणार नाहीत. म्हणून, सर्व ट्रेसचे क्रॉसस्टॉक कमीतकमी ठेवणे हे आमचे ध्येय आहे. समांतर रेषांमधील रुंदी ओळींच्या रुंदीच्या दुप्पट असल्यास, क्रॉसस्टॉकचा प्रभाव कमी केला जाऊ शकतो. उदाहरणार्थ, ट्रेसची रुंदी 5 mils असल्यास, दोन समांतर चालणाऱ्या ट्रेसमधील किमान अंतर 10 mils किंवा अधिक असावे.

नवीन साहित्य आणि नवीन घटक दिसू लागल्यामुळे, PCB डिझाइनर्सना इलेक्ट्रोमॅग्नेटिक सुसंगतता आणि हस्तक्षेप समस्यांना सामोरे जाणे आवश्यक आहे.

2. डिकपलिंग कॅपेसिटर

डिकपलिंग कॅपेसिटर क्रॉसस्टॉकचे प्रतिकूल परिणाम कमी करू शकतात. कमी AC प्रतिबाधा सुनिश्चित करण्यासाठी आणि आवाज आणि क्रॉसस्टॉक कमी करण्यासाठी ते पॉवर सप्लाय पिन आणि डिव्हाइसच्या ग्राउंड पिन दरम्यान स्थित असले पाहिजेत. विस्तृत वारंवारता श्रेणीवर कमी प्रतिबाधा साध्य करण्यासाठी, एकाधिक डिकपलिंग कॅपेसिटर वापरावे.

डिकपलिंग कॅपॅसिटर ठेवण्याचे महत्त्वाचे तत्व म्हणजे सर्वात लहान कॅपेसिटन्स मूल्य असलेले कॅपेसिटर ट्रेसवरील इंडक्टन्स प्रभाव कमी करण्यासाठी डिव्हाइसच्या शक्य तितक्या जवळ असले पाहिजे. हा विशिष्ट कॅपेसिटर डिव्हाइसच्या पॉवर पिन किंवा पॉवर ट्रेसच्या शक्य तितक्या जवळ आहे आणि कॅपेसिटरच्या पॅडला थेट वाया किंवा ग्राउंड प्लेनशी जोडतो. ट्रेस लांब असल्यास, जमिनीवरील प्रतिबाधा कमी करण्यासाठी अनेक मार्ग वापरा.

3. PCB ग्राउंड करा

EMI कमी करण्याचा एक महत्त्वाचा मार्ग म्हणजे PCB ग्राउंड प्लेन डिझाइन करणे. पहिली पायरी म्हणजे PCB सर्किट बोर्डच्या एकूण क्षेत्रामध्ये ग्राउंडिंग क्षेत्र शक्य तितके मोठे करणे, जे उत्सर्जन, क्रॉसस्टॉक आणि आवाज कमी करू शकते. प्रत्येक घटकाला ग्राउंड पॉइंट किंवा ग्राउंड प्लेनशी जोडताना विशेष काळजी घेणे आवश्यक आहे. हे पूर्ण न केल्यास, विश्वसनीय ग्राउंड प्लेनचा तटस्थ प्रभाव पूर्णपणे वापरला जाणार नाही.

विशेषतः जटिल पीसीबी डिझाइनमध्ये अनेक स्थिर व्होल्टेज असतात. आदर्शपणे, प्रत्येक संदर्भ व्होल्टेजचे स्वतःचे संबंधित ग्राउंड प्लेन असते. तथापि, जर ग्राउंड लेयर खूप जास्त असेल तर ते PCB च्या उत्पादन खर्चात वाढ करेल आणि किंमत खूप जास्त करेल. तडजोड म्हणजे तीन ते पाच वेगवेगळ्या पोझिशनमध्ये ग्राउंड प्लेन वापरणे आणि प्रत्येक ग्राउंड प्लेनमध्ये अनेक ग्राउंड भाग असू शकतात. हे केवळ सर्किट बोर्डच्या उत्पादन खर्चावर नियंत्रण ठेवत नाही तर EMI आणि EMC देखील कमी करते.

तुम्ही EMC कमी करू इच्छित असल्यास, कमी प्रतिबाधा ग्राउंडिंग प्रणाली खूप महत्वाची आहे. मल्टी-लेयर पीसीबीमध्ये, तांबे चोरणे किंवा विखुरलेले ग्राउंड प्लेन ऐवजी विश्वासार्ह ग्राउंड प्लेन असणे चांगले आहे, कारण त्यात कमी प्रतिबाधा आहे, वर्तमान मार्ग प्रदान करू शकतो, सर्वोत्तम रिव्हर्स सिग्नल स्त्रोत आहे.

सिग्नल जमिनीवर परत येण्याचा कालावधी देखील खूप महत्वाचा आहे. सिग्नल आणि सिग्नल स्रोत यांच्यातील वेळ समान असणे आवश्यक आहे, अन्यथा ते अँटेना सारखी घटना निर्माण करेल, ज्यामुळे विकिरणित ऊर्जा EMI चा एक भाग होईल. त्याचप्रमाणे, सिग्नल स्त्रोताकडे/वरून विद्युत प्रवाह प्रसारित करणारे ट्रेस शक्य तितके लहान असावेत. जर स्त्रोत मार्गाची लांबी आणि परतीचा मार्ग समान नसेल, तर ग्राउंड बाउंस होईल, ज्यामुळे EMI देखील तयार होईल.

4. 90° कोन टाळा

EMI कमी करण्यासाठी, वायरिंग, वायस आणि 90° कोन बनवणारे इतर घटक टाळा, कारण काटकोन रेडिएशन निर्माण करतील. या कोपऱ्यात, कॅपॅसिटन्स वाढेल, आणि वैशिष्ट्यपूर्ण प्रतिबाधा देखील बदलेल, ज्यामुळे प्रतिबिंब आणि नंतर EMI होईल. 90° कोन टाळण्यासाठी, ट्रेस किमान दोन 45° कोनात कोपऱ्यांवर नेले पाहिजेत.

5. सावधगिरीने वायस वापरा

जवळजवळ सर्व पीसीबी लेआउट्समध्ये, विविध स्तरांमधील प्रवाहकीय कनेक्शन प्रदान करण्यासाठी वायसचा वापर करणे आवश्यक आहे. पीसीबी लेआउट अभियंत्यांनी विशेषतः सावधगिरी बाळगणे आवश्यक आहे कारण व्हिअस इंडक्टन्स आणि कॅपेसिटन्स निर्माण करेल. काही प्रकरणांमध्ये, ते प्रतिबिंब देखील तयार करतील, कारण ट्रेसमध्ये via तयार केल्यावर वैशिष्ट्यपूर्ण प्रतिबाधा बदलेल.

हे देखील लक्षात ठेवा की व्हिअस ट्रेसची लांबी वाढवेल आणि जुळणे आवश्यक आहे. जर ते विभेदक ट्रेस असेल तर, विअस शक्य तितके टाळले पाहिजे. जर ते टाळता येत नसेल, तर सिग्नल आणि परतीच्या मार्गातील विलंबाची भरपाई करण्यासाठी दोन्ही ट्रेसमध्ये व्हिअस वापरा.

6. केबल आणि भौतिक संरक्षण

डिजिटल सर्किट्स आणि ॲनालॉग प्रवाह वाहून नेणाऱ्या केबल्स परजीवी कॅपेसिटन्स आणि इंडक्टन्स निर्माण करतील, ज्यामुळे अनेक EMC-संबंधित समस्या निर्माण होतील. ट्विस्टेड-पेअर केबल वापरल्यास, कपलिंग पातळी कमी ठेवली जाईल आणि व्युत्पन्न केलेले चुंबकीय क्षेत्र काढून टाकले जाईल. उच्च-फ्रिक्वेंसी सिग्नलसाठी, शिल्डेड केबल वापरणे आवश्यक आहे आणि EMI हस्तक्षेप दूर करण्यासाठी केबलचा पुढील आणि मागील भाग ग्राउंड केलेला असणे आवश्यक आहे.

EMI पीसीबी सर्किटमध्ये जाण्यापासून रोखण्यासाठी सिस्टीमचा संपूर्ण किंवा काही भाग मेटल पॅकेजने गुंडाळणे हे भौतिक संरक्षण आहे. या प्रकारची शिल्डिंग हे बंद ग्राउंडेड कंडक्टिव्ह कंटेनरसारखे असते, जे अँटेना लूपचा आकार कमी करते आणि EMI शोषून घेते.