Iš PCB pasaulio

1. Kaip atsižvelgti į varžos atitikimą kuriant didelės spartos PCB projektavimo schemas?

Projektuojant greitųjų PCB grandines, varžos atitikimas yra vienas iš dizaino elementų. Impedancijos vertė turi absoliučiai ryšį su laidų metodu, pavyzdžiui, vaikščiojant ant paviršiaus sluoksnio (mikrotraumo) arba vidinio sluoksnio (juostos linijos/dvigubos juostelės), atstumu nuo etaloninio sluoksnio (galios sluoksnio arba žemės sluoksnio), laidų pločio, PCB medžiagos ir kt. Abu turės įtakos charakteristikai.

Tai reiškia, kad varžos vertę galima nustatyti po laidų. Paprastai modeliavimo programinė įranga negali atsižvelgti į kai kurias nepertraukiamus laidų sąlygas dėl grandinės modelio apribojimo ar naudojamo matematinio algoritmo. Šiuo metu scheminėje schemoje galima rezervuoti tik kai kuriuos terminatorius (nutraukimas), tokius kaip atsparumas serijoms. Sušvelninkite pėdsakų varžos nepertraukiamumo poveikį. Tikrasis problemos sprendimas yra stengtis išvengti varžos netolygumų laidų metu.
vaizdas
2. Kai PCB plokštėje yra keli skaitmeniniai/analoginiai funkcijų blokai, įprastas metodas yra atskirti skaitmeninį/analoginį pagrindą. Kokia yra priežastis?

Skaitmeninio/analoginio žemės atskyrimo priežastis yra ta, kad skaitmeninė grandinė sukels galios ir žemės triukšmą, kai perjungs aukštą ir mažą potencialą. Triukšmo dydis yra susijęs su signalo greičiu ir srovės dydžiu.

Jei įžeminimo plokštuma nėra padalinta, o skaitmeninės srities grandinės sukeltas triukšmas yra didelis, o analoginės srities grandinės yra labai artimos, net jei skaitmeninio ir analoginio signalai neperžengia, analoginis signalas vis tiek pakenks žemės triukšmu. T. y., Neskirstas skaitmeninio ir analoginio metodo neskaidrus metodas gali būti naudojamas tik tada, kai analoginės grandinės sritis yra toli nuo skaitmeninės grandinės srities, sukeliančios didelį triukšmą.

3. Kalbant apie greitą PCB dizainą, kokie aspektai turėtų apsvarstyti EMC ir EMI taisykles?

Paprastai EMI/EMC dizainas turi atsižvelgti ir į spinduliuotę, ir atliktus aspektus tuo pačiu metu. Pirmasis priklauso aukštesnio dažnio daliai (> 30MHz), o antrasis yra žemesnio dažnio dalis (<30MHz). Taigi jūs negalite tik atkreipti dėmesį į aukštą dažnį ir nepaisyti žemo dažnio.

Gerame EMI/EMC dizaine turi būti atsižvelgiama į įrenginio vietą, PCB kamino išdėstymą, svarbų ryšio metodą, įrenginio pasirinkimą ir kt. Išdėstymo pradžioje. Jei iš anksto nėra geresnio susitarimo, jis bus išspręstas vėliau. Tai gaus dvigubai didesnį rezultatą su puse pastangų ir padidins išlaidas.

Pvz., Laikrodžio generatoriaus padėtis neturėtų būti kuo arčiau išorinės jungties. Greitieji signalai turėtų kiek įmanoma pereiti prie vidinio sluoksnio. Atkreipkite dėmesį į būdingą varžos atitikimą ir etaloninio sluoksnio tęstinumą, kad sumažintumėte atspindžius. Įrenginio pastūmėjęs signalo greitis turėtų būti kiek įmanoma mažesnis, kad būtų sumažintas aukštis. Dažnio komponentai, renkantis atsiejimo/aplinkkelio kondensatorius, atkreipkite dėmesį į tai, ar jo dažnio atsakas atitinka reikalavimus sumažinti triukšmą galios plokštumoje.

Be to, atkreipkite dėmesį į aukšto dažnio signalo srovės grąžinimo kelią, kad kilpos plotas būtų kuo mažesnis (tai yra, kilpos varža kuo mažesnė), kad būtų sumažinta radiacija. Žemę taip pat galima padalyti, kad būtų galima valdyti aukšto dažnio triukšmo diapazoną. Galiausiai tinkamai pasirinkite važiuoklės žemę tarp PCB ir korpuso.
vaizdas
4. Kai gaminant PCB plokštę, siekiant sumažinti trukdžius, turėtų žemės laidas sudaryti uždarą sumos formą?

Gaminant PCB lentas, kilpos sritis paprastai sumažėja, kad būtų sumažinta trukdžiai. Ledant žemės liniją, ji neturėtų būti išdėstyta uždara forma, tačiau geriau ją išdėstyti šakos forma, o žemės plotas turėtų būti kuo labiau padidintas.

vaizdas
5. Kaip pakoreguoti maršruto parinkimo topologiją, kad būtų pagerintas signalo vientisumas?

Tokia tinklo signalo kryptis yra sudėtingesnė, nes vienareikšminiams, dvikrypčių signalams ir skirtingų lygių signalų tipams topologijos įtaka yra skirtingi, todėl sunku pasakyti, kuri topologija yra naudinga signalo kokybei. O atliekant išankstinį įsivaizdavimą, kuriai topologijai naudoti yra labai reikli inžinieriams, reikalaujant suprasti grandinės principus, signalo tipus ir netgi laidų sunkumus.
vaizdas
6. Kaip susitvarkyti su išdėstymu ir laidais, kad būtų užtikrintas virš 100 m signalų stabilumas?

Didelės spartos skaitmeninio signalo laidų raktas yra sumažinti perdavimo linijų poveikį signalo kokybei. Todėl greitųjų signalų išdėstymui, viršijančiam 100 m, signalo pėdsakai turi būti kuo trumpesni. Skaitmeninėse grandinėse spartų signalų signalai yra apibrėžti pagal signalo kilimo uždelsimo laiką.

Be to, skirtingi signalų tipai (tokie kaip TTL, GTL, LVTTL) turi skirtingus būdus, kaip užtikrinti signalo kokybę.