PCB lentos pasirinkimas turi būti pusiausvyros tarp tenkinimo projektavimo reikalavimų ir masinės gamybos bei išlaidų. Projektavimo reikalavimai apima elektrines ir mechanines dalis. Ši medžiagos problema paprastai yra svarbesnė kuriant labai greitą PCB plokštės (dažnis didesnis nei GHz).
Pavyzdžiui, dažniausiai naudojama FR-4 medžiaga dabar turi dielektrinį nuostolį kelių GHz dažniu, o tai daro didelę įtaką signalo susilpnėjimui ir gali būti netinkamas. Kalbant apie elektrą, atkreipkite dėmesį į tai, ar dielektrinės konstanta ir dielektriniai nuostoliai yra tinkami suprojektuotiems dažniams.2. Kaip išvengti aukšto dažnio trukdžių?
Pagrindinė idėja išvengti aukšto dažnio trukdžių yra sumažinti aukšto dažnio signalų elektromagnetinio lauko trukdžius, tai yra vadinamasis skersmuo („Crosstalk“). Galite padidinti atstumą tarp greitojo signalo ir analoginio signalo arba pridėti žemės apsaugos/šunto pėdsakus šalia analoginio signalo. Taip pat atkreipkite dėmesį į triukšmo trukdžius nuo skaitmeninės žemės iki analoginės žemės.3. Kaip išspręsti signalo vientisumo problemą didelės spartos dizaine?
Signalo vientisumas iš esmės yra varžos suderinimo problema. Veiksniai, turintys įtakos varžos atitikimui, yra signalo šaltinio struktūra ir išėjimo varža, charakteristika pėdsakų varža, apkrovos galo charakteristikos ir pėdsakų topologija. Sprendimas yra pasikliauti laidų nutraukimo ir reguliavimo topologija.
4. Kaip realizuojamas diferencialo laidų metodas?
Diferencialinės poros išdėstyme reikia atkreipti du taškus. Viena yra tai, kad dviejų laidų ilgis turėtų būti kuo ilgesnis, o kitas yra tas, kad atstumas tarp dviejų laidų (šį atstumą lemia diferencialinė varža) turi būti pastovus, tai yra, kad būtų lygiagrečiai. Yra du lygiagrečiai būdai: vienas yra tas, kad abi linijos eina toje pačioje pusėje, o kita yra tai, kad dvi linijos eina dviem gretimais sluoksniais (per daug). Paprastai buvęs vienas šalia kito (šoniniu šonu, šoniniu šonu) įgyvendinamas kitais būdais.
5. Kaip realizuoti diferencinį laikrodžio signalo linijos laidą su tik vienu išvesties terminalu?
Norint naudoti diferencialinius laidus, prasminga, kad signalo šaltinis ir imtuvas taip pat yra diferencialiniai signalai. Todėl laikrodžio signalui su diferencialiniu laidais, turinčiu tik vieną išvesties gnybtą, neįmanoma naudoti diferencialinio laidų.
6. Ar galima pridėti atitikimo rezistorių tarp diferencialinių linijų porų priėmimo gale?
Paprastai pridedamas atitinkamas pasipriešinimas tarp diferencialinių linijų porų priėmimo gale, o jo vertė turėtų būti lygi diferencialinės varžos vertei. Tokiu būdu signalo kokybė bus geresnė.
7. Kodėl diferencialinės poros laidai turėtų būti arti ir lygiagrečiai?
Diferencialinės poros laidai turėtų būti tinkamai uždaryti ir lygiagretus. Vadinamasis tinkamas artumas yra tas, kad atstumas turės įtakos diferencialinės varžos vertei, kuri yra svarbus parametras kuriant diferencialines poras. Paralelizmo poreikis taip pat yra išlaikyti diferencinės varžos nuoseklumą. Jei abi linijos staiga ir artima, diferencinė varža bus nenuosekli, o tai turės įtakos signalo vientisumui ir laiko delsimui.
