01
Wéi d'Zuel vun PCB Schichten ze gesinn
Well déi verschidde Schichten am PCB enk integréiert sinn, ass et normalerweis net einfach déi tatsächlech Zuel ze gesinn, awer wann Dir de Boardfehler suergfälteg beobachtet, kënnt Dir et nach ënnerscheeden.
Opgepasst, mir wäerte feststellen datt et eng oder méi Schichten vu wäissem Material an der Mëtt vum PCB ass. Tatsächlech ass dëst d'Isoléierschicht tëscht de Schichten fir sécherzestellen datt et keng Kuerzschlussproblemer tëscht verschiddene PCB Schichten gëtt.
Et ass verstan datt déi aktuell Multi-Layer PCB Conseils méi eenzel oder duebel-dofir wiring Conseils benotzen, an eng Schicht vun isoléierend Layer ass tëscht all Layer gesat an zesummen gedréckt. D'Zuel vun de Schichten vun der PCB Verwaltungsrot duerstellt wéivill Schichten do. Onofhängeg Drotschicht, an d'Isoléierschicht tëscht Schichten ass en intuitive Wee fir eis fir d'Zuel vun de Schichten vum PCB ze beurteelen.
D'Guide Lach Method benotzt de "Guide Lach" op der PCB d'Zuel vun PCB Schichten z'identifizéieren. De Prinzip ass haaptsächlech wéinst der Via Technologie, déi an der Circuitverbindung vum Multilayer PCB benotzt gëtt. Wa mir wëllen gesinn wéivill Schichten de PCB huet, kënne mir ënnerscheeden andeems Dir d'Via Lächer beobachtet.Op engem Basis PCB (eensäiteg Motherboard), sinn d'Deeler op enger Säit konzentréiert, an d'Drähten op der anerer Säit konzentréiert. Wann Dir e Multi-Layer Board benotze wëllt, musst Dir Lächer op de Board schloen, sou datt d'Komponentepinnen duerch de Board op déi aner Säit passéiere kënnen, sou datt d'Pilotlächer de PCB Board penetréieren, sou datt mir gesinn datt de Pins vun den Deeler sinn op der anerer Säit soldered vun.
Zum Beispill, wann de Verwaltungsrot benotzt engem 4-Layer Verwaltungsrot, Dir musst d'Drähte op déi éischt an véiert Schichten route (Signal Layer). Déi aner Schichten hunn aner Uwendungen (Buedschicht a Kraaftschicht). Setzt d'Signalschicht op der Kraaftschicht an Den Zweck vun den zwou Säiten vun der Buedemschicht ass d'géigesäiteg Amëschung ze vermeiden an d'Korrektur vun der Signallinn ze erliichteren.
Wann e puer Verwaltungsrot Kaart Guide Lächer schéngen op der viischter Säit vun der PCB Verwaltungsrot, mee kann net op der hënneschter Säit fonnt ginn, EDA365 Electronics Forum gleewen, datt et 6/8-Layer Bord muss. Wann déi selwecht via Lächer kann op béide Säiten vun der PCB fonnt ginn, et wäert natierlech eng 4-Layer Verwaltungsrot ginn.
Allerdéngs benotzen vill Verwaltungsrot Kaart Hiersteller am Moment eng aner Routing Method, dat ass nëmmen e puer vun de Linnen ze konnektéieren, a benotzt begruewe Vias a blann Vias am Routing. Blann Lächer sinn e puer Schichten vun intern PCB un der Uewerfläch PCB ze verbannen ouni de ganze Circuit Verwaltungsrot penetréieren.
Begruewe vias konnektéieren nëmmen un der intern PCB, sou sinn se net aus der Uewerfläch siichtbar. Zënter datt de blann Lach net de ganze PCB muss penetréieren, wann et sechs Schichten oder méi ass, kuckt op d'Brett mat der Liichtquell, an d'Liicht wäert net duerchgoen. Also et war e ganz populär gesot virun: Véier-Layer a sechs-Layer oder iwwer PCB bewäerten, ob d'vias Leck Luucht.
Et gi Grënn fir dës Method, awer et ass net uwendbar. EDA365 elektronesch Forum mengt datt dës Method nëmmen als Referenzmethod benotzt ka ginn.
03
Akkumulation Method
Fir genee ze sinn, ass dëst keng Method, mee eng Erfahrung. Awer dëst ass wat mir mengen datt et richteg ass. Mir kënnen d'Zuel vun de Schichten vum PCB duerch d'Spure vun e puer ëffentleche PCB Boards an d'Positioun vun de Komponenten beurteelen. Well an der aktueller IT-Hardwareindustrie déi sou séier ännert, ginn et net vill Hiersteller déi kapabel sinn PCBs nei ze designen.
Zum Beispill, virun e puer Joer, goufen eng grouss Zuel vun 9550 Grafiken Kaarte entworf mat 6-Layer PCB benotzt. Wann Dir virsiichteg sidd, kënnt Dir vergläichen wéi anescht et vum 9600PRO oder 9600XT ass. Gitt einfach e puer Komponenten of, an behält déi selwecht Héicht op der PCB.
An den 1990er vum leschte Joerhonnert gouf et zu där Zäit verbreet gesot: D'Zuel vun de PCB-Schichten kann gesi ginn andeems Dir de PCB oprecht setzt, a vill Leit hunn et gegleeft. Dës Ausso gouf spéider als Nonsens bewisen. Och wann de Fabrikatiounsprozess deemools hannendrun war, wéi konnt d'Ae et op enger Distanz méi kleng wéi en Hoer soen?
Méi spéit huet dës Method weider a geännert, a lues a lues eng aner Miessmethod entwéckelt. Hautdesdaags gleewen vill Leit datt et méiglech ass d'Zuel vun de PCB Schichten mat Präzisiounsmessinstrumenter wéi "vernier calipers" ze moossen, a mir sinn net mat dëser Ausso averstanen.
Egal ob et esou eng Präzisiounsinstrument gëtt, firwat gesi mir net datt en 12-Schicht PCB 3 Mol d'Dicke vun engem 4-Layer PCB ass? Den EDA365 Electronics Forum erënnert jiddereen datt verschidde PCBs verschidde Fabrikatiounsprozesser benotzen. Et gëtt keen eenheetleche Standard fir Miessung. Wéi beurteelen d'Zuel vun de Schichten op Basis vun der Dicke?
An Tatsaach, huet d'Zuel vun PCB Schichten e groussen Afloss op de Verwaltungsrot. Zum Beispill, firwat braucht Dir op d'mannst 6 Schichten PCB fir duebel CPU ze installéieren? Wéinst dësem kann de PCB 3 oder 4 Signalschichten, 1 Buedemschicht an 1 oder 2 Kraaftschichten hunn. Da kënnen d'Signallinnen wäit genuch getrennt ginn fir géigesäiteg Amëschung ze reduzéieren, an et gëtt genuch Stroumversuergung.
Wéi och ëmmer, e 4-Schicht PCB Design ass komplett genuch fir allgemeng Boards, während e 6-Schicht PCB ze deier ass an net déi meescht Leeschtungsverbesserungen huet.