Wéinst de Schalteigenschaften vun der Schaltkraaftversuergung ass et einfach, d'Schaltkraaftversuergung ze verursaachen grouss elektromagnetesch Kompatibilitéitsinterferenz ze produzéieren. Als Energieversuergungsingenieur, elektromagnetesche Kompatibilitéitsingenieur, oder e PCB Layoutingenieur, musst Dir d'Ursaachen vun elektromagnetesche Kompatibilitéitsprobleemer verstoen an Moossnamen geléist hunn, besonnesch Layoutingenieuren musse wëssen wéi d'Expansioun vu dreckeg Flecken ze vermeiden. Dësen Artikel féiert haaptsächlech d'Haaptpunkte vum Stroumversuergung PCB Design.

1. Verschidde Grondprinzipien: all Drot huet Impedanz; aktuell wielt ëmmer automatesch de Wee mat der mannst impedance; Stralungsintensitéit ass mat Stroum, Frequenz a Schleifberäich verbonnen; Gemeinsam Modus Amëschung ass mat der géigesäiteger Kapazitéit vu groussen dv / dt Signaler zum Buedem verbonnen; De Prinzip fir EMI ze reduzéieren an d'Anti-Interferenzfäegkeet ze verbesseren ass ähnlech.

2. De Layout soll opgedeelt ginn no Stroumversuergung, Analog, High-Speed-Digital an all funktionell Block.

3. Miniméiert d'Gebitt vun der grousser di / dt Loop a reduzéiert d'Längt (oder Gebitt, d'Breet vun der grousser dv / dt Signallinn). D'Erhéijung vun der Spuerberäich wäert d'verdeelt Kapazitéit erhéijen. Déi allgemeng Approche ass: Spuerbreet Probéiert esou grouss wéi méiglech ze sinn, awer den iwwerschësseg Deel ewechzehuelen), a probéiert an enger riichter Linn ze goen fir de verstoppte Gebitt ze reduzéieren fir d'Stralung ze reduzéieren.

4. Induktiv Crosstalk gëtt haaptsächlech duerch déi grouss Di / dt Loop (Loopantenne) verursaacht, an d'Induktiounsintensitéit ass proportional zu der géigesäiteger Induktioun, also ass et méi wichteg fir d'géigesäiteg Induktioun mat dëse Signaler ze reduzéieren (den Haapt Wee ass ze reduzéieren d'Loopberäich an d'Distanz erhéijen); Sexuell Crosstalk gëtt haaptsächlech duerch grouss dv / dt Signaler generéiert, an d'Induktiounsintensitéit ass proportional zu der géigesäiteger Kapazitéit. All d'géigesäitege capacitances mat dëse Signaler sinn reduzéiert (Den Haaptgrond Manéier ass d'effikass Kopplung Beräich ze reduzéieren an d'Distanz Erhéijung. D'géigesäitege capacitance reduzéiert mat der Erhéijung vun Distanz. Méi séier) ass méi kritesch.

5. Probéiert de Prinzip vun der Loop Annulatioun ze benotzen fir d'Gebitt vun der grousser Di / dt Loop weider ze reduzéieren, wéi an der Figur 1 (ähnlech wéi verdreift Paar)
Benotzt de Prinzip vun der Loop Annulatioun fir d'Anti-Interferenzfäegkeet ze verbesseren an d'Transmissiounsdistanz ze erhéijen):

Figur 1, Loop Annulatioun (Freewheeling Loop vum Boost Circuit)

6. D'Reduktioun vum Loopberäich reduzéiert net nëmmen d'Stralung, awer och d'Schleifinduktanz reduzéiert, wat d'Performance vum Circuit besser mécht.

7. D'Reduktioun vum Loopgebitt erfuerdert eis fir de Retourwee vun all Spuer präzis ze designen.

8. Wann e puer PCBs iwwer Stecker verbonne sinn, ass et och noutwendeg fir d'Schleifberäich ze minimiséieren, besonnesch fir grouss Di / dt Signaler, Héichfrequenzsignaler oder sensibel Signaler. Et ass am beschten datt e Signaldrot mat engem Buedemdrat entsprécht, an déi zwee Drot sou no wéi méiglech sinn. Wann néideg, kënne verdreift Paar Drot fir d'Verbindung benotzt ginn (d'Längt vun all verdreift Paar Drot entsprécht enger ganzer Multiple vun der Kaméidi hallef Wellelängt). Wann Dir de Computerkoffer opmaacht, kënnt Dir gesinn datt d'USB-Interface tëscht dem Motherboard an der Frontpanel mat engem verdrësselten Pair verbonnen ass, wat d'Wichtegkeet vun der verdréchent Pairverbindung fir Anti-Interferenz an d'Reduktioun vun der Strahlung weist.

9. Fir den Datekabel, probéiert méi Buedemdrähten am Kabel ze arrangéieren, a maachen dës Buedemdrähten gleichméisseg am Kabel verdeelt, wat d'Schläiffläch effektiv reduzéiere kann.

10. Obwuel e puer Inter-Board Verbindung Linnen sinn niddereg-Frequenz Signaler, well dës niddereg-Frequenz Signaler vill vun héich-Frequenz Kaméidi enthalen (duerch Leedung a Stralung), ass et einfach dës Geräischer ze Stralung wann net richteg gehandhabt.

11. Wann wiring, betruecht éischt grouss aktuell Spure a Spure, datt zu Stralung ufälleg sinn.

12. Wiessel Muecht Ëmgeréits hunn normalerweis 4 aktuell Loops: Input, Ausgang, schalt, freewheeling, (Figur 2). Ënnert hinnen sinn d'Input- an Ausgangsstroumschleifen bal direkt Stroum, bal keng Emi gëtt generéiert, awer si si liicht gestéiert; der schalt an freewheeling aktuell Schleifen hunn méi grouss di / dt, déi Opmierksamkeet brauch.
Figur 2, Aktuell Schleife vum Buck Circuit

13. De Gate Drive Circuit vun der Mos (igbt) Rouer enthält normalerweis och eng grouss di / dt.

14. Plaz keng kleng Signalkreesser, wéi Kontroll- an Analogkreesser, bannent grousse Stroum, Héichfrequenz- an Héichspannungskreesser fir Interferenz ze vermeiden.

Fir weiderzeféieren…..