Am PCB Designprozess wëllen e puer Ingenieuren net Kupfer op der ganzer Uewerfläch vun der ënneschter Schicht leeën fir Zäit ze spueren. Ass dëst richteg? Muss de PCB Kupferplatt sinn?

Als éischt musse mir kloer sinn: déi ënnescht Kupferplackung ass profitabel an noutwendeg fir de PCB, awer d'Kupferplack op de ganze Bord muss bestëmmte Konditiounen erfëllen.

D'Virdeeler vun ënnen Kupferplating
1. Aus der Perspektiv vun EMC ass d'ganz Uewerfläch vun der ënneschter Schicht mat Kupfer bedeckt, wat zousätzlech Schirmschutz a Geräischer Ënnerdréckung fir den banneschten Signal an den banneschten Signal gëtt. Zur selwechter Zäit huet et och e gewësse Schirmschutz fir d'Basisausrüstung a Signaler.

2. Aus der Perspektiv vun der Wärmevergëftung, wéinst der aktueller Erhéijung vun der PCB Board Dicht, muss de BGA Haaptchip och d'Hëtztvergëftungsproblemer ëmmer méi berücksichtegen. De ganze Circuit Board ass mat Kupfer gegrënnt fir d'Wärmevergëftungskapazitéit vum PCB ze verbesseren.

3. Vun engem Prozess Siicht ass de ganze Bord mat Kupfer gegrënnt fir de PCB Board gleichméisseg verdeelt ze maachen. PCB Béie a Verrécklung sollt während der PCB Veraarbechtung an Drock vermeit ginn. Zur selwechter Zäit gëtt de Stress, deen duerch PCB Reflow Löt verursaacht gëtt, net vun der ongläicher Kupferfolie verursaacht ginn. PCB Warpage.

Erënnerung: Fir zwee-Schicht Brieder ass Kupferbeschichtung erfuerderlech

Engersäits, well déi zwee-Schicht Verwaltungsrot net eng komplett Referenz Fliger huet, kann de geplatzt Buedem e Retour Wee ginn, a kann och als coplanar Referenz benotzt ginn den Zweck vun Kontroll Impedanz ze erreechen. Mir kënnen normalerweis de Buedemplang op der ënneschter Schicht setzen, an dann d'Haaptkomponenten an d'Kraaftleitungen an d'Signallinnen op der ieweschter Schicht setzen. Fir Héichimpedanzkreesser, Analog Kreesleef (Analog-zu-Digital Konversiounskreesser, Schaltmodus Kraaftkonversiounskreesser), Kupferplackéierung ass eng gutt Gewunnecht.

Konditioune fir Kofferplating um Buedem
Och wann déi ënnescht Schicht vu Kupfer ganz gëeegent ass fir PCB, muss et nach ëmmer e puer Konditiounen erfëllen:

1. Lay sou vill wéi méiglech zur selwechter Zäit, deckt net alles op eemol, vermeiden d'Kupferhaut vu Rëss, a fügen duerch Lächer op der Buedemschicht vum Kupfergebitt.

Grond: D'Kupferschicht op der Uewerflächeschicht muss duerch d'Komponenten a Signallinnen op der Uewerflächeschicht gebrach an zerstéiert ginn. Wann d'Kupferfolie schlecht gegrënnt ass (besonnesch déi dënn a laang Kupferfolie ass gebrach), wäert et eng Antenne ginn an EMI-Problemer verursaachen.

2. Bedenkt d'thermesch Gläichgewiicht vu klenge Packagen, besonnesch kleng Packagen, wéi 0402 0603, fir monumental Effekter ze vermeiden.

Grond: Wann de ganze Circuit Verwaltungsrot Koffer-plated ass, gëtt de Kupfer vun de Komponente Pins komplett un de Koffer verbonnen, déi d'Hëtzt ze séier ze dissipate wäert féieren, déi Schwieregkeeten an Desoldeerung an Rework verursaache wäert.

3. D'Grondlage vum ganze PCB Circuit Board ass am léifsten kontinuéierlech Buedem. D'Distanz vum Buedem zum Signal muss kontrolléiert ginn fir Diskontinuitéiten an der Impedanz vun der Iwwerdroungslinn ze vermeiden.

Grond: D'Kupferplack ass ze no beim Buedem wäert d'Impedanz vun der Microstrip Transmissiounslinn änneren, an d'diskontinuéierlech Kupferplack wäert och en negativen Impakt op d'Impedanzdiskontinuitéit vun der Transmissiounslinn hunn.

4. Puer speziell Fäll hänkt op der Applikatioun Szenario. PCB Design soll net en absoluten Design ginn, mee soll mat verschiddenen Theorien ofgewien a kombinéiert ginn.

Grond: Zousätzlech zu sensiblen Signaler, déi musse gegrënnt ginn, wann et vill High-Speed-Signallinnen a Komponenten gëtt, gëtt eng grouss Zuel vu klengen a laange Kupferbrieche generéiert, an d'Verdrahtungskanäl sinn enk. Et ass néideg sou vill Kupfer Lächer op der Uewerfläch wéi méiglech ze vermeiden fir mat der Buedemschicht ze verbannen. D'Uewerflächeschicht kann optional anescht wéi Kupfer sinn.