Den Design vun engem multilayer PCB (gedréckt Circuit Verwaltungsrot) kann ganz komplizéiert ginn. D'Tatsaach, datt den Design souguer d'Benotzung vu méi wéi zwou Schichten erfuerdert, heescht datt déi erfuerderlech Zuel vu Circuiten net nëmmen op der ieweschter an ënnen Fläch installéiert kënne ginn. Och wann de Circuit an déi zwee baussenzeg Schichten passt, kann de PCB Designer entscheeden Kraaft- a Buedemschichten intern ze addéieren fir d'Leeschtungsdefekter ze korrigéieren.

Vun thermesch Themen bis komplex EMI (Elektromagnetesch Interferenz) oder ESD (Elektrostatesch Entladung) Themen, ginn et vill verschidde Faktoren, déi zu suboptimaler Circuitleistung féieren a musse geléist an eliminéiert ginn. Wéi och ëmmer, och wann Är éischt Aufgab als Designer ass elektresch Probleemer ze korrigéieren, ass et gläich wichteg déi kierperlech Konfiguratioun vum Circuit Board net ze ignoréieren. Elektresch intakt Brieder kënnen nach ëmmer béien oder verdréien, wat d'Versammlung schwéier oder souguer onméiglech mécht. Glécklecherweis wäert Opmierksamkeet op PCB kierperlech Configuratioun während dem Design Zyklus zukünfteg Assemblée Problemer minimiséieren. Layer-to-Layer Gläichgewiicht ass ee vun de Schlëssel Aspekter vun engem mechanesch stabil Circuit Verwaltungsrot.

01
Equilibréiert PCB Stacking

Equilibréiert Stacking ass e Stack an deem d'Schichtfläch an d'Querschnittstruktur vum gedréckte Circuit Board allebéid raisonnabel symmetresch sinn. Den Zweck ass Gebidder ze eliminéieren déi deforméiere kënne wa se Stress wärend dem Produktiounsprozess ausgesat sinn, besonnesch während der Laminéierungsphase. Wann de Circuit Board deforméiert ass, ass et schwéier et flaach fir d'Montage ze leeën. Dëst ass virun allem wouer fir Circuit Conseils, datt op automatiséiert Uewerfläch Montéierung an Placement Linnen versammelt ginn. An extremen Fäll kann d'Verformung souguer d'Versammlung vun der montéierter PCBA (gedréckte Circuit Board Assemblée) an d'Finaleprodukt behënneren.

D'IPC Inspektiounsnormen solle verhënneren datt déi schwéierst gebogen Brieder Är Ausrüstung erreechen. Trotzdem, wann de Prozess vum PCB Hiersteller net komplett aus der Kontroll ass, ass d'Wurzelursaach vun de meeschte Béie nach ëmmer mam Design verbonnen. Dofir ass et recommandéiert datt Dir de PCB Layout grëndlech iwwerpréift an déi néideg Upassunge maacht ier Dir Är éischt Prototyp Bestellung mécht. Dëst kann schlecht Ernte verhënneren.

02
Circuit Verwaltungsrot Rubrik

E gemeinsame Design-Zesummenhang Grond ass, datt de gedréckte Circuit Verwaltungsrot wäert net fäheg sinn akzeptabel flatness ze erreechen well seng Querschnitt Struktur ass asymmetresch iwwer säin Zentrum. Zum Beispill, wann eng 8-Layer Design benotzt 4 Signal Schichten oder Koffer iwwer den Zentrum deckt relativ liicht lokal Fligeren an 4 relativ staark Fligeren ënnen, de Stress op enger Säit vun der Stack relativ zu der anerer kann No Ätz, wann d'Material Ursaach. gëtt duerch Heizung a Pressen laminéiert, de ganze Laminat gëtt deforméiert.

Dofir ass et gutt Praxis de Stack ze designen sou datt d'Art vu Kupferschicht (Fliger oder Signal) mat Respekt zum Zentrum gespigelt gëtt. An der Figur hei ënnendrënner, déi uewen an ënnen Zorte Match, L2-L7, L3-L6 an L4-L5 Match. Wahrscheinlech ass d'Kupferdeckung op all Signalschichten vergläichbar, während d'planar Schicht haaptsächlech aus massivem Goss Kupfer besteet. Wann dat de Fall ass, huet de Circuit Board eng gutt Geleeënheet fir eng flaach, flaach Uewerfläch ze kompletéieren, déi ideal ass fir automatiséiert Montage.

03
PCB dielektresch Schichtdicke

Et ass och eng gutt Gewunnecht d'Dicke vun der dielektrescher Schicht vum ganze Stack ze balanséieren. Idealerweis soll d'Dicke vun all dielektrescher Schicht op eng ähnlech Manéier gespigelt ginn wéi d'Schichttyp gespigelt ass.

Wann d'Dicke anescht ass, kann et schwéier sinn eng Materialgrupp ze kréien déi einfach ze fabrizéieren ass. Heiansdo wéinst Features wéi Antennespuren, asymmetresch Stacking kann inévitabel sinn, well eng ganz grouss Distanz tëscht der Antennespur a senger Referenzfläch erfuerderlech ka sinn, awer gitt w.e.g. sécher datt Dir alles entdecken an ausdréckt ier Dir weider geet. Aner Optiounen. Wann ongläiche dielektresch Abstand erfuerderlech ass, froen déi meescht Hiersteller sech z'entspanen oder d'Béi- a Twisttoleranzen komplett opzeginn, a wa se net kënnen opginn, kënne se souguer d'Aarbecht opginn. Si wëllen net e puer deier Chargen mat nidderegen Ausbezuelen opbauen, an dann endlech genuch qualifizéiert Eenheeten kréien fir déi ursprénglech Bestellungsquantitéit ze treffen.

04
PCB Dicke Problem

Béi an Twist sinn déi allgemeng Qualitéitsproblemer. Wann Äre Stack onbalancéiert ass, gëtt et eng aner Situatioun déi heiansdo Kontrovers an der Finale Inspektioun verursaacht - d'Gesamt PCB-Dicke op verschiddene Positiounen um Circuit Verwaltungsrot wäert änneren. Dës Situatioun gëtt duerch scheinbar kleng Design Iwwersiicht verursaacht an ass relativ ongewéinlech, awer et kann geschéien wann Äre Layout ëmmer ongläiche Kupferdeckung op verschidde Schichten an der selwechter Plaz huet. Et gëtt normalerweis op Brieder gesi, déi op d'mannst 2 Unzen Kupfer an eng relativ héich Zuel vu Schichten benotzen. Wat geschitt ass datt ee Gebitt vum Board eng grouss Quantitéit u Kupfergegoss huet, während deen aneren Deel relativ fräi vu Koffer war. Wann dës Schichten zesumme laminéiert sinn, gëtt d'Kupferhalteg Säit op eng Dicke gedréckt, während déi Kupferfräi oder Kupferfräi Säit erofgedréckt gëtt.

Déi meescht Circuitboards déi hallef Unze oder 1 Unze Kupfer benotzen, wäerten net vill beaflosst ginn, awer wat méi schwéier de Kupfer ass, dest méi grouss ass d'Dickeverloscht. Zum Beispill, wann Dir 8 Schichten vun 3 Unzen Kupfer hutt, kënnen Gebidder mat méi liicht Kupferdeckung einfach ënnert der Gesamtdéck Toleranz falen. Fir dëst ze vermeiden, gitt sécher datt de Kupfer gleichméisseg an d'ganz Schichtfläch gegoss gëtt. Wann dëst fir elektresch oder Gewiicht Considératiounen onpraktesch ass, füügt op d'mannst e puer plated duerch Lächer op der liicht Kupferschicht a gitt sécher datt Dir Pads fir Lächer op all Schicht enthält. Dës Lach / Pad Strukture gëtt mechanesch Ënnerstëtzung op der Y Achs, domat deck Verloscht reduzéieren.

05
Opfer Erfolleg

Och wann Dir Multi-Layer PCBs designt an auslegt, musst Dir op béid elektresch Leeschtung a kierperlech Struktur oppassen, och wann Dir op dësen zwee Aspekter kompromittéiere musst fir e prakteschen a fabrizéierbare Gesamtdesign z'erreechen. Wann Dir verschidde Méiglechkeeten waacht, denkt drun datt wann et schwéier oder onméiglech ass den Deel ze fëllen wéinst der Verformung vum Bogen a verdreift Formen, en Design mat perfekten elektresche Charakteristiken ass vu wéineg Notzung. Balance de Stack an oppassen op d'Kupferverdeelung op all Schicht. Dës Schrëtt erhéijen d'Méiglechkeet endlech e Circuit Board ze kréien deen einfach ass ze montéieren an z'installéieren.