D'Zuel vun den digitale Designer an Digital Circuit Board Design Experten am Ingenieursberäich ass stänneg eropgaang, wat den Entwécklungstrend vun der Industrie reflektéiert. Och wann de Schwéierpunkt op den digitale Design grouss Entwécklungen an elektronesche Produkter bruecht huet, gëtt et nach ëmmer, an et gëtt ëmmer e puer Circuitdesignen déi mat analogen oder realen Ëmfeld interagéieren. Verdrahtungsstrategien an den analogen an digitale Felder hunn e puer Ähnlechkeeten, awer wann Dir besser Resultater wëllt kréien, wéinst hire verschiddene Verkabelungsstrategien, ass einfache Circuitverdrahtungsdesign net méi déi optimal Léisung.

Dësen Artikel diskutéiert d'Basis Ähnlechkeeten an Ënnerscheeder tëscht Analog an Digital Drot a punkto Bypass Kondensatoren, Stroumversuergung, Buedemdesign, Spannungsfehler, an elektromagnetesch Interferenz (EMI) verursaacht duerch PCB Drot.

D'Zuel vun den digitale Designer an Digital Circuit Board Design Experten am Ingenieursberäich ass stänneg eropgaang, wat den Entwécklungstrend vun der Industrie reflektéiert. Och wann de Schwéierpunkt op den digitale Design grouss Entwécklungen an elektronesche Produkter bruecht huet, gëtt et nach ëmmer, an et gëtt ëmmer e puer Circuitdesignen déi mat analogen oder realen Ëmfeld interagéieren. Verdrahtungsstrategien an den analogen an digitale Felder hunn e puer Ähnlechkeeten, awer wann Dir besser Resultater wëllt kréien, wéinst hire verschiddene Verkabelungsstrategien, ass einfache Circuitverdrahtungsdesign net méi déi optimal Léisung.

Dësen Artikel diskutéiert d'Basis Ähnlechkeeten an Ënnerscheeder tëscht Analog an Digital Drot a punkto Bypass Kondensatoren, Stroumversuergung, Buedemdesign, Spannungsfehler, an elektromagnetesch Interferenz (EMI) verursaacht duerch PCB Drot.

Contournement oder decoupling capacitors op der Circuit Verwaltungsrot dobäi an der Plaz vun dëse capacitors op der Verwaltungsrot sinn gemeinsam Sënn fir digital an Analog Design. Awer interessant sinn d'Grënn anescht.

Am analoge Verdrahtungsdesign gi Bypass-Kondensatoren normalerweis benotzt fir Héichfrequenzsignaler op der Energieversuergung ze ëmgoen. Wann Bypass Kondensatoren net bäigefüügt ginn, kënnen dës Héichfrequenz Signaler sensibel Analog Chips duerch d'Energieversuergungspins eraginn. Am allgemengen ass d'Frequenz vun dësen Héichfrequenzsignaler méi wéi d'Fäegkeet vun analogen Apparater fir Héichfrequenzsignaler z'ënnerdrécken. Wann de Bypass-Kondensator net am Analog Circuit benotzt gëtt, kann Kaméidi am Signalwee agefouert ginn, a méi eeschte Fäll kann et souguer Schwéngung verursaachen.

Am analogen an digitalen PCB Design, Bypass oder Decoupling capacitors (0.1uF) soll esou no wéi méiglech un den Apparat gesat ginn. D'Energieversuergung decoupling capacitor (10uF) soll op der Muecht Linn Entrée vun der Circuit Verwaltungsrot gesat ginn. An alle Fäll sollten d'Pins vun dëse Kondensatoren kuerz sinn.

Op der Circuit Board an der Figur 2 gi verschidde Strecken benotzt fir d'Kraaft an d'Grondleitungen ze routen. Wéinst dëser falscher Zesummenaarbecht sinn d'elektronesch Komponenten a Circuiten op der Circuit Board méi wahrscheinlech ënner elektromagnetesche Stéierungen ënnerworf.

An der eenzeger Panel vun der Figur 3 sinn d'Kraaft an d'Grondleitungen un d'Komponenten op der Circuit Board no beieneen. De passende Verhältnis vun der Stroumleitung an der Grondlinn an dësem Circuit Board ass passend wéi an der Figur 2. D'Wahrscheinlechkeet vun elektronesche Komponenten a Circuiten an der Circuit Verwaltungsrot, déi elektromagnetesch Interferenz (EMI) ënnerworf ginn, gëtt ëm 679 / 12,8 Mol reduzéiert oder ongeféier 54 mol.
　　
Fir digital Apparater wéi Controller a Prozessoren sinn och Ofkupplungskondensatoren erfuerderlech, awer aus verschiddene Grënn. Eng Funktioun vun dëse Kondensatoren ass als "Miniatur" Charge Bank ze handelen.

An digitale Circuiten ass eng grouss Quantitéit u Stroum normalerweis erfuerderlech fir Gate-Staatschaltung auszeféieren. Zënter Schalttransientstréim op den Chip generéiert ginn beim Schalten an duerch de Circuitboard fléissen, ass et avantagéis zousätzlech "Ersatzkäschten" ze hunn. Wann et net genuch Ladung ass wann Dir d'Schaltaktioun ausféiert, wäert d'Energieversuergungsspannung staark änneren. Ze vill Spannungsännerung wäert den digitale Signalniveau an en onsécheren Zoustand féieren, a kann d'Staatsmaschinn am digitalen Apparat falsch maachen.

De Schaltstroum, deen duerch de Circuitboard-Spuer fléisst, wäert d'Spannung veränneren, an de Circuitboard-Spuer huet parasitesch Induktioun. Déi folgend Formel kann benotzt ginn fir d'Spannungsännerung ze berechnen: V = LdI/dt. Dorënner: V = Spannung änneren, L = Circuit Verwaltungsrot Spuer inductance, dI = aktuell änneren duerch d'Spuer, dt = aktuell änneren Zäit.
　　
Dofir, aus ville Grënn, ass et besser, Contournement (oder decoupling) capacitors op der Muecht Energieversuergung oder op der Muecht Fourniture Pins vun aktiv Apparater ze gëllen.

D'Netzkabel an de Buedemdraad sollen zesummen geréckelt ginn

D'Positioun vum Stroumkabel an de Buedemdraad si gutt passend fir d'Méiglechkeet vun elektromagnéiteschen Interferenz ze reduzéieren. Wann d'Kraaftleitung an d'Buedemleitung net richteg ugepasst sinn, gëtt eng Systemschleife entworf a Kaméidi gëtt méiglecherweis generéiert.

E Beispill vun engem PCB Design wou d'Kraaftleitung an d'Buedlinn net richteg ugepasst sinn ass an der Figur 2 gewisen. Op dësem Circuit Board ass d'entworf Schleiffläch 697cm². Mat der Method, déi an der Figur 3 ugewise gëtt, kann d'Méiglechkeet vu gestraalten Geräischer op oder aus dem Circuit Board induzéierend Spannung an der Loop staark reduzéiert ginn.

Den Ënnerscheed tëscht Analog an Digital Wiring Strategien

▍De Buedemplang ass e Problem

D'Basiskenntnisser vu Circuitboardverdrahtung ass applicabel fir béid analog an digital Circuiten. Eng Grondregel vum Daumen ass en onënnerbrach Buedemplang ze benotzen. Dëse gesonde Mënscheverstand reduzéiert den dI / dt (Ännerung am Stroum mat der Zäit) Effekt an digitale Circuiten, wat de Buedempotenzial ännert an datt Kaméidi Analog Circuiten erakënnt.

D'Verdrahtungstechnike fir digital an analog Circuiten sinn am Fong d'selwecht, mat enger Ausnam. Fir Analog Kreesleef gëtt et en anere Punkt ze notéieren, dat ass, halen déi digital Signallinnen a Schleifen am Buedemplang sou wäit wéi méiglech vun den Analogkreesser ewech. Dëst kann erreecht ginn andeems Dir den Analog Buedemplang an de System Buedemverbindung getrennt verbënnt, oder den Analog Circuit um wäit Enn vun der Circuit Verwaltungsrot setzt, wat d'Enn vun der Linn ass. Dëst gëtt gemaach fir déi extern Interferenz um Signalwee op e Minimum ze halen.

Et ass net néideg dëst fir digital Circuiten ze maachen, déi vill Kaméidi um Buedemplang ouni Probleemer toleréiere kënnen.

Figur 4 (lénks) isoléiert d'digitale Schaltaktioun vum Analog Circuit an trennt déi digital an analog Deeler vum Circuit. (Recht) Déi héich Frequenz an déi niddreg Frequenz solle sou vill wéi méiglech getrennt ginn, an d'Héichfrequenzkomponenten sollen no bei de Circuit Board Connectoren sinn.

Figur 5 Layout zwee enk Spuren op der PCB, et ass einfach parasitic capacitance ze Form. Wéinst der Existenz vun dëser Aart Kapazitéit kann eng séier Spannungsännerung op enger Spuer e Stroumsignal op der anerer Spuer generéieren.

Figur 6 Wann Dir op d'Placement vun de Spuren net oppassen, kënnen d'Spuren an der PCB Linninduktanzen a géigesäitege Induktioun produzéieren. Dës parasitär Induktioun ass ganz schiedlech fir d'Operatioun vu Circuiten abegraff digital Schaltkreesser.

▍ Komponent Plaz

Wéi uewen erwähnt, an all PCB Design, soll de Kaméidi Deel vum Circuit an der "roueg" Deel (Net-Geräisch Deel) getrennt ginn. Allgemeng sinn digital Kreesleef "räich" u Kaméidi a sinn onempfindlech fir Kaméidi (well digital Circuiten eng méi grouss Spannungsgeräischer Toleranz hunn); am Géigendeel, d'Spannungsrauschtoleranz vun analoge Circuiten ass vill méi kleng.

Vun deenen zwee sinn analog Circuiten déi sensibelst fir Schaltgeräischer. An der Drot vun engem Mixed-Signal System sollen dës zwee Circuiten getrennt ginn, wéi an der Figur 4.
　　
▍ Parasitär Komponente generéiert duerch PCB Design

Zwee grondleeënd parasitesch Elementer, déi Problemer verursaache kënnen, ginn einfach am PCB-Design geformt: parasitesch Kapazitéit a parasitesch Induktioun.

Wann Dir e Circuit Board designt, wäert zwee Spure no beienee placéieren parasitär Kapazitéit generéieren. Dir kënnt dat maachen: Op zwou verschiddene Schichten setzen eng Spuer op der anerer Spuer; oder op der selwechter Schicht, setzt eng Spuer nieft der anerer Spuer, wéi an der Figur 5.
　　
An dësen zwou Spuerkonfiguratiounen kënnen Ännerungen an der Spannung iwwer Zäit (dV / dt) op enger Spuer Stroum op der anerer Spuer verursaachen. Wann déi aner Spuer héich Impedanz ass, gëtt de Stroum generéiert vum elektresche Feld a Spannung ëmgewandelt.
　　
Schnellspannungstransienten geschéien meeschtens op der digitaler Säit vum analoge Signaldesign. Wann d'Spure mat schnelle Spannungstransienten no bei héijer Impedanz Analog Spure sinn, wäert dëse Feeler d'Genauegkeet vum Analog Circuit eescht beaflossen. An dësem Ëmfeld hunn Analog Kreesleef zwee Nodeeler: hir Kaméidi Toleranz ass vill méi niddreg wéi déi vun digitale Circuiten; an héich impedance Spure si méi heefeg.
　　
Mat enger vun den folgenden zwou Techniken kann dëst Phänomen reduzéieren. Déi meescht benotzt Technik ass d'Gréisst tëscht de Spuren no der Kapazitéitgleichung z'änneren. Déi effektivst Gréisst fir z'änneren ass d'Distanz tëscht deenen zwee Spuren. Et sollt bemierkt datt d'Variabel d am Nenner vun der Kapazitéitgleichung ass. Wéi d eropgeet, wäert d'kapazitiv Reaktanz erofgoen. Eng aner Variabel déi geännert ka ginn ass d'Längt vun deenen zwee Spuren. An dësem Fall fällt d'Längt L erof, an d'kapazitiv Reaktanz tëscht den zwou Spuren wäert och erofgoen.
　　
Eng aner Technik ass e Buedemdraht tëscht dësen zwou Spuren ze leeën. De Buedemdrot ass niddereg Impedanz, an eng aner Spuer bäizefügen wéi dëst wäert d'Interferenz elektrescht Feld schwächen, wéi an der Figur 5 gewisen.
　　
De Prinzip vun der parasitärer Induktioun am Circuitboard ass ähnlech wéi dee vun der parasitärer Kapazitéit. Et ass och fir zwee Spuren ze leeën. Op zwou verschiddene Schichten setzen eng Spuer op der anerer Spuer; oder op der selwechter Schicht, eng Spuer niewend dem aneren setzen, wéi an der Figur 6.

An dësen zwee wiring Konfiguratioun, wäert déi aktuell Ännerung (dI / dt) vun enger Spuer mat Zäit, wéinst der inductance vun dëser Spuer, Generéiere Volt op déi selwecht Spuer; an duerch d'Existenz vun géigesäitege inductance, et wäert A proportional Stroum gëtt op déi aner Spuer generéiert. Wann d'Spannungsännerung op der éischter Spuer grouss genuch ass, kann d'Interferenz d'Spannungstoleranz vum digitale Circuit reduzéieren a Feeler verursaachen. Dëst Phänomen geschitt net nëmmen an digitale Circuiten, awer dëst Phänomen ass méi heefeg an digitale Circuiten wéinst de groussen instantane Schaltstroum an digitale Circuiten.
　　
Fir potenziell Kaméidi vun elektromagnéiteschen Interferenzquellen ze eliminéieren, ass et am beschten "roueg" Analog Linnen vu lauter I/O Ports ze trennen. Fir ze probéieren e Low-Impedanz-Kraaft a Buedemnetz z'erreechen, sollt d'Induktioun vun den digitale Circuitdraht miniméiert ginn, an d'kapazitiv Kupplung vun Analogkreesser soll miniméiert ginn.
　　
03

Conclusioun

Nodeems d'digital an analog Beräicher bestëmmt sinn, ass virsiichteg Routing wesentlech fir eng erfollegräich PCB. D'Verdrahtungsstrategie gëtt normalerweis fir jiddereen als Fauschtregel agefouert, well et schwéier ass den ultimativen Erfolleg vum Produkt an engem Laboratoire Ëmfeld ze testen. Dofir, trotz den Ähnlechkeeten an de Verkabelungsstrategie vun digitalen an analoge Circuiten, mussen d'Ënnerscheeder an hire Verkabelungsstrategien unerkannt an eescht geholl ginn.