Mir all wëssen, datt PCB Verwaltungsrot maachen ass den entworf schematic zu engem richtege PCB Verwaltungsrot ze maachen. Ënnerschätzt w.e.g. dëse Prozess net. Et gi vill Saachen, déi am Prinzip machbar sinn awer schwéier am Projet z'erreechen, oder anerer kënnen Saachen erreechen, déi verschidde Leit net Stëmmung erreechen.
Déi zwee grouss Schwieregkeeten am Beräich vun der Mikroelektronik sinn d'Veraarbechtung vun Héichfrequenzsignaler a schwaache Signaler. An dësem Respekt ass PCB Produktiounsniveau besonnesch wichteg. Déi selwecht Prinzip Design, déi selwecht Komponente, verschidde Leit produzéiert PCB wäert verschidden Resultater hunn, sou wéi eng gutt PCB Verwaltungsrot ze maachen?
1.Be kloer iwwer Är Designziler
Nodeems Dir eng Designaufgab kritt hutt, ass déi éischt Saach ze maachen fir seng Designziler ze klären, déi gewéinlech PCB Board, Héichfrequenz PCB Board, kleng Signalveraarbechtung PCB Board oder béid Héichfrequenz a kleng Signalveraarbechtung PCB Board sinn. Wann et e gewéinleche PCB Board ass, soulaang wéi de Layout raisonnabel an ordentlech ass, ass d'mechanesch Gréisst korrekt, sou wéi mëttel Laaschtlinn a laang Linn, et ass néideg fir verschidde Mëttele fir d'Veraarbechtung ze benotzen, d'Laascht ze reduzéieren, laang Linn bis stäerkt den Drive, de Fokus ass fir laang Linnreflexioun ze vermeiden. Wann et méi wéi 40MHz Signallinnen um Bord sinn, musse speziell Considératiounen fir dës Signallinne gemaach ginn, sou wéi Cross-Talk tëscht de Linnen an aner Themen. Wann d'Frequenz méi héich ass, gëtt et eng méi strikt Limit fir d'Längt vun der Drot. No der Reseau Theorie vun verdeelt Parameteren, ass d'Interaktioun tëscht Héich-Vitesse Circuit a seng Dréit ofgepëtzt ass den entscheedende Faktor, déi net am System Design ignoréiert ginn. Mat der Erhéijung vun der Iwwerdroungsgeschwindegkeet vum Paart wäert d'Oppositioun op der Signallinn entspriechend eropgoen, an de Crosstalk tëscht benachbaren Signallinnen wäert am direkte Verhältnis eropgoen. Normalerweis sinn d'Kraaftverbrauch an d'Wärmevergëftung vu High-Speed-Circuit och grouss, sou datt genuch Opmierksamkeet op den High-Speed-PCB bezuelt gëtt.
Wann et e schwaache Signal vu Millivoltniveau oder souguer Mikrovoltniveau um Bord ass, ass speziell Suergfalt fir dës Signallinnen gebraucht. Kleng Signaler sinn ze schwaach a ganz ufälleg fir Interferenz vun anere staarken Signaler. Schirmmoossnamen sinn dacks néideg, soss gëtt d'Signal-to-Geräusch Verhältnis staark reduzéiert. Also datt nëtzlech Signaler duerch Kaméidi erdrénkt ginn an net effektiv extrahéiert kënne ginn.
D'Commissioning vum Board soll och an der Designphase berücksichtegt ginn, d'physesch Lag vum Testpunkt, d'Isolatioun vum Testpunkt an aner Faktoren kënnen net ignoréiert ginn, well e puer kleng Signaler an Héichfrequenzsignaler kënnen net direkt derbäigesat ginn. d'Sond ze moossen.
Zousätzlech sollten e puer aner relevant Faktoren berücksichtegt ginn, wéi d'Zuel vun de Schichten vum Board, d'Verpackungsform vun de benotzte Komponenten, d'mechanesch Kraaft vum Board, etc.. Ier Dir PCB Board mécht, fir den Design vum Design ze maachen. Zil am Kapp.
2.Know de Layout an d'Verdrahtungsfuerderunge vun de Funktiounen vun de benotzte Komponenten
Wéi mir wëssen, hunn e puer speziell Komponente speziell Ufuerderunge am Layout an wiring, wéi LOTI an der Analog Signal amplifier benotzt vun APH. Den analoge Signalverstärker erfuerdert eng stabil Energieversuergung a kleng Ripple. Den analoge klenge Signaldeel sollt esou wäit wéi méiglech vum Stroumapparat ewech sinn. Op der OTI Bord ass de klenge Signal Verstäerkung Deel och speziell mat engem Schëld equipéiert fir d'stray elektromagnetesch Interferenz ze schützen. De GLINK Chip, deen op der NTOI Board benotzt gëtt, benotzt den ECL Prozess, de Stroumverbrauch ass grouss an d'Hëtzt ass schwéier. De Problem vun der Hëtztofléisung muss am Layout berücksichtegt ginn. Wann d'natierlech Wärmevergëftung benotzt gëtt, muss de GLINK-Chip op der Plaz plazéiert ginn, wou d'Loftzirkulatioun glat ass, an d'Hëtzt fräigelooss kann net e groussen Impakt op aner Chips hunn. Wann de Bord mat engem Horn oder aner héich-Muecht Apparater equipéiert ass, ass et méiglech eng sérieux Verschmotzung un der Energieversuergung ze verursaachen, dëse Punkt sollt och genuch Opmierksamkeet verursaachen.
3.Component Layout Iwwerleeungen
Ee vun den éischte Faktoren, déi am Layout vun de Komponenten berécksiichtegt ginn, ass d'elektresch Leeschtung. Setzt d'Komponente mat enger enker Verbindung sou wäit wéi méiglech zesummen. Besonnesch fir e puer High-Speed-Linnen soll de Layout sou kuerz wéi méiglech maachen, an d'Muechtsignal a kleng Signalgeräter solle getrennt ginn. Op der Viraussetzung fir d'Performance vum Circuit ze treffen, sollten d'Komponente ordentlech plazéiert sinn, schéin an einfach ze testen. D'mechanesch Gréisst vun der Verwaltungsrot an der Plaz vun der Socket soll och eescht berücksichtegt ginn.
D'Transmissiounsverzögerungszäit vum Buedem an Interconnect am Héichgeschwindegkeetssystem ass och den éischte Faktor deen am Systemdesign berücksichtegt gëtt. D'Transmissiounszäit op der Signallinn huet e groussen Impakt op d'Gesamtsystemgeschwindegkeet, besonnesch fir den High-Speed-ECL Circuit. Och wann den integréierte Circuitblock selwer eng héich Geschwindegkeet huet, kann d'Systemgeschwindegkeet staark reduzéiert ginn wéinst der Erhéijung vun der Verzögerungszäit, déi duerch d'gemeinsame Verbindung op der ënneschter Plack bruecht gëtt (ongeféier 2ns Verspéidung pro 30cm Linnlängt). Wéi de Verréckelung Register, Synchroniséierung Konter dës Zort vun Synchroniséierung schaffen Deel ass am beschten op der selwechter Plug-an Verwaltungsrot plazéiert, well d'Transmissioun Verspéidung Zäit vun der Auer Signal zu verschiddene Plug-in Conseils net gläich ass, kann de Verréckelung Register maachen ze produzéieren den Haaptfehler, wann net op engem Board plazéiert ka ginn, an der Synchroniséierung ass de Schlësselplaz, vun der gemeinsamer Auerquell bis zum Plug-in Board vun der Auerlinn Längt muss gläich sinn
4.Considerations fir wiring
Mat der Réalisatioun vun OTNI a Stär Léngen Reseau Design, ginn et méi 100MHz + Conseils mat héich Vitesse Signal Linnen an Zukunft entworf ginn.
