Am Léierprozess vum héije Speed PCB Design, Crossstalk ass e wichtege Konzept dee beherrscht muss ginn. Et ass d'Haaptwee fir d'Capagatioun vun elektromagnetesche Amëschung. Asynchrone Signiale, Kontrolllinnen, an ech \ o Ports sinn op geruff. Crosstalk kann anormal Funktiounen vun Circuiten oder Komponenten verursaachen.
Crosstalk
Bezitt Iech op d'unhessed Bannetten Gläichwëlleger Internetlänner vun de genehnten Iwwermëttlinnen wéinst der Verschéckendréckung wann d'Signatiounsgrount op der Transmisdress. Dës Interferenz gëtt duerch déi géigesäiteg Induktioun a géigesäitege Kapazitéit tëscht der Iwwerdroungsläng verursaacht. D'Parameteren vun der PCB Schicht, d'Signalleitung Spazéieren, déi elektresch Charakteristike vum Fuere Enn an den Empfang, an d'Linn ofzestellen, wat e gewësse Impakt op d'Coststalk ass.
D'Haaptmoossname fir Crosstalk ze iwwerwannen sinn:
Erhéijung vun der Spacing vum Parallel Wiring a follegt d'3w Regel;
Setzt e gebuerene Isoléierungsleitung tëscht der parallel Drot;
Reduzéieren d'Distanz tëscht der Drotschicht an den Terrain Fliger.
Fir Crosstalk tëscht Zeilen ze reduzéieren, soll d'Linn staark genuch sinn. Wann d'Linnzentrum wéinst 3 Mol net manner wéi 3 Mol ass, ass d'Linn Breet, 70% vum Elektrescht Feld, kann ouni géigesäiteg Amëschung gehal ginn, déi déi 3w Regel gehandelt ginn. Wann Dir 98% vum elektresche Feld wëllt erreechen ouni mateneen ze stéieren, kënnt Dir en 10w Duerchschnëtt benotzen.
Notiz: Am aktuellen PCB Design, déi 3w Regel net komplett d'Ufuerderunge ganz erfëllen fir Crosstalk ze vermeiden.
Weeër fir Crosstalk am PCB ze vermeiden
Fir Crosstalk am PCB ze vermeiden, kënnen d'Ingenieur vum Aspekter vum PCB Design an de Layout ze vermeiden, sou:
1. Classify Logesch Geräter Serie No Funktioun an haalt d'Busbolbe ënner strikt Kontroll.
2. Miniméiert déi kierperlech Distanz tëscht Komponenten.
3. Héichgeschwindegkeet Signal Linnen a Komponenten (wéi Crystal Oscilliller) soll wäit ewech vun der i / () Intercriptiounsinface an aner Beräicher an aner Beräicher an aner Beräicher an aner Beräicher an aner Beräicherung an aner Beräicher an aner Beräicher an aner Beräicher.
4. Gitt déi richteg Enn fir d'Héich-Vitesse Linn.
5. Vermeit laang-Distanzsonnen, déi sech parallel matenee sinn an genuch Spazéierung tëscht Spure fir induktiv Kupplung ze mëschen.
6. Den Drot op nieft dem ugemellt Schichten (Microstrip oder Striplin) soll senkrecht matenee mateneen ze vermeiden fir kreesfälleg Kupplung tëscht Schichten tëscht Schichten tëscht Schichten tëscht Schichten tëscht Schichten tëscht Schichten tëscht Schichten tëscht Schichten tëscht Schichten tëscht Schichten tëscht Schichten tëscht Schichten tëscht Schichten tëscht Schichten tëscht Schichten tëscht Schichten tëscht Schichten tëscht Schichten tëscht Schichten tëscht Schichten tëscht ze vermeiden.
7. Reduzéiert d'Distanz tëscht dem Signal an dem Terrain Fliger.
8. Segmentéierung a Isoléierfrist huelwëllege Emunfektiounskleeder (Auer, ech / O, héije Speedungserpretektioun verdeelt an anere Spektresëtz verdeelt.
9. Erhéijung vun der Distanz tëscht der Signallinnen sou vill wéi méiglech, wat autoriséiert crafitesch Crockstal féiere kann.
10 49 Relead de Frecksinn, vermeiden manner helkstänn liwweren a ganz niddreg sinn d'Lafcunkt tëscht Albcuccour'en stabiliséiert a probéiert d'Dialispekorkafize stabiliséieren a probéieren d'Dign vun der Antwortkurium ze befilmen a probéiert d'Dinip. Well d'Induktiounslinken eropgeet.
11. Arrangéiert den héije Geschwindeg periodesche Signal op der banneschten Schicht vum PCB.
12. Benotzt Impedanz passend Technologie fir d'Integritéit vum BT Zertifikat Signal ze garantéieren an z'ënnerschreiwen.
13. Notiz dat fir Signaler mat schnell eropklammen (≤3s), déi anti-crossstalk Veraarbechtung ausmaachen, an artal Linnen an EFDE1B oder EFDE1
14. Benotzt e Buedemfläch sou vill wéi méiglech. D'Signalisen déi den Terrain Fliger benotzt kritt 15-20db Atstation am Verglach zum Signallinn deen net den Terrain Fliger benotzt.
15. Sëlwecht higell-Frequenzsignaler a sensibel Signaler ginn mat Buedemverbriechen, an d'Benotzung vun der Weltstechnologie gëtt 10-15DB Panel.
16. Benotzt equilibréiert Drot, geschützte Dréit oder caxial Drot.
17. Filteren d'Belästegung Signal Linnen a sensibel Linnen.
18. Set the layers and wiring reasonably, set the wiring layer and wiring spacing reasonably, reduce the length of parallel signals, shorten the distance between the signal layer and the plane layer, increase the spacing of signal lines, and reduce the length of parallel signal lines (within the critical length range) , These measures can effectively reduce crosstalk.
