De Circuit Board weist aarmt Hausdéier während der SMT Produktioun. Allgemeng, aarm Tinning ass mat der Propretéit vun der bloer PCB Uewerfläch verbonnen. Wann et keen Dreck gëtt, gëtt et am Prinzip vu kee schlechten Tinn. Zweet, Tining wéi d'Flxsch selwer schlecht ass, ass d'Temperatur an sou weider. Also wat sinn d'Haapt Manifestatiounen vu gemeinsame elektresche Tin Mängel an der Circuit-Board Produktioun an d'Veraarbechtung? Wéi léist fir dëse Problem ze léisen?
1. D'Zinn Uewerfläch vum Substrat oder Deeler ass oxidéiert an d'Kupferfläch ass langweileg.
2. Et fält fënd op der Uewerfläch vum Cuiturabit vu Bäiträg Lëtzebuerg deen Geplangungen op der Verstand u Buttek deelgerechent.
3. Déi héich-potenziell Beschichtung ass rau, et gëtt e verbrennt Phänomenon, an et gi Flacken op der Uewerfläch ouni Zin
4. D'Uewerfläch vum Circuit Board ass mat Fett, Gëftstoffer an aner Sonnelië verbonnen, oder et gëtt Rescht Silicon Ueleg.
5. Et ginn offensichtlech hell Kanten op d'Kante vu niddrege Lächer Lächer, an déi héichzestelleg Beschichtung ass rau a verbrannt.
6. D'Beschichtung op enger Säit ass komplett, an d'Beschichtung op der anerer Säit ass aarm, an et gëtt offensichtlech hellgrand um Enn vum niddrege potenziellen Lach.
7. De PCB Board ass net garantéiert fir d'Temperatur oder Zäit beim Solutiounsprozess ze treffen, oder de Flux gëtt net korrekt benotzt.
8. Et gi mat Gëftstoritéiten stattfannen op der Uewerfläch vum Crecuit Board, oder scheint Deeler vum Courcamps iwwer der produzéiert.
9. E grousst Gebitt vum Nidderechsten Potenze kann net mat Tin getraff ginn, an d'Uewerfläch vum Circuit Board huet eng subtil rout oder rout Faarf op der anerer Säit.