Mëssverständnis 1: Käschte spueren

Gemeinsam Feeler 1: Wéi eng Faarf soll d'Luucht op der Panel wielen? Ech perséinlech léiwer blo, also wielt et.

Positiv Léisung: Fir d'Indikator Luuchten um Maart, rout, gréng, giel, orange, etc., onofhängeg vun der Gréisst (ënner 5MM) a Verpakung, si si fir Joerzéngte reift, sou datt de Präis allgemeng manner wéi 50 Cent ass. Déi blo Luucht Luucht gouf an de leschten dräi oder véier Joer erfonnt. D'Technologie Reife an d'Versuergungsstabilitéit si relativ schlecht, sou datt de Präis véier oder fënnef Mol méi deier ass. Wann Dir de Panel Stack Indikator Faarf designt ouni speziell Ufuerderungen, wielt net blo. Am Moment gëtt de bloe Luuchtlicht allgemeng nëmme bei Geleeënheeten benotzt déi net duerch aner Faarwen ersat kënne ginn, sou wéi Videosignaler ze weisen.

Gemeinsam Feeler 2: Dës Pull-Down-/Pull-up Widderstänn schéngen net vill mat hire Resistenzwäerter ze wichteg. Wielt just eng ganz Zuel 5K.

Positiv Léisung: Tatsächlech gëtt et kee Resistenzwäert vu 5K um Maart. Déi nootste ass 4.99K (Genauegkeet 1%), gefollegt vun 5.1K (Genauegkeet 5%). De Käschtepräis ass 4 Mol méi héich wéi dee vu 4.7K mat 20% Genauegkeet. 2 mol. D'Resistenz Wäert vun 20% Präzisioun Resistenz huet nëmmen 1, 1,5, 2,2, 3,3, 4,7, 6,8 Zorte (dorënner Ganzt Multiple vun 10); entspriechend, der 20% Präzisioun capacitor och nëmmen déi uewen puer capacitance Wäerter. Fir Widderstänn a Kondensatoren, wann Dir e Wäert anescht wéi dës Zorte wielt, musst Dir méi héich Genauegkeet benotzen, an d'Käschte sinn verduebelt. Wann d'Genauegkeetsufuerderunge net grouss sinn, ass dëst deier Offall. Zousätzlech ass d'Qualitéit vun de Widderstänn och ganz wichteg. Heiansdo ass eng Partie mannerwäerteg Widderstänn genuch fir e Projet ze zerstéieren. Et ass recommandéiert se an echt selbstbetriebene Geschäfter wéi Lichuang Mall ze kafen.

Gemeinsam Feeler 3: 74XX Gate Circuit kann fir dës Logik benotzt ginn, mä et ass ze dreckeg, also benotzen CPLD, et schéngt vill méi héich-Enn.

Positiv Léisung: 74XX Gate Circuit ass nëmmen e puer Cent, an CPLD ass op d'mannst Dosende vun Dollar (GAL / PAL ass nëmmen e puer Dollar, awer et ass net recommandéiert), d'Käschte sinn vill Mol eropgaang, net ze ernimmen, et ass zréck op d'Produktioun, Dokumentatioun, etc.. Füügt e puer Mol d'Aarbecht. Ënnert der Viraussetzung fir d'Performance net ze beaflossen, ass et selbstverständlech méi adäquat fir den 74XX mat méi héijer Käschtenleistung ze benotzen.

Gemeinsam Feeler 4: D'PCB Design Ufuerderunge vun dëser Verwaltungsrot sinn net héich, benotzen just eng dënn Drot an automatesch arrangéiert.

Positiv Léisung: Automatesch Verdrahtung wäert zwangsleefeg e gréissere PCB-Beräich ophuelen, a gläichzäiteg produzéiert et vill Mol méi Vias wéi manuell Verkabelung. An enger grousser Partie Produkter hunn PCB Hiersteller wichteg Considératiounen am Sënn vun der Linn Breet an d'Zuel vun de Vias a punkto Präisser. , Si beaflossen respektiv d'Ausbezuele vu PCB an d'Zuel vun de verbrauchte Bohrbits. Zousätzlech beaflosst d'Gebitt vum PCB Board och de Präis. Dofir ass automatesch Drot gebonnen fir d'Produktiounskäschte vum Circuit Board ze erhéijen.

Gemeinsam Feeler 5: Eis System Ufuerderunge si sou héich, dorënner MEM, CPU, FPGA an all Chips mussen déi schnellsten wielen.

Positiv Léisung: Net all Deel vun engem héich-Vitesse System Wierker op héich Vitesse, an all Kéier wann den Apparat Vitesse vun engem Niveau Erhéijung, de Präis bal duebel, an et huet och e groussen negativen Impakt op Signal Integritéit Problemer. Dofir, wann Dir en Chip auswielt, ass et néideg de Grad vun der Notzung vu verschiddenen Deeler vum Apparat ze berücksichtegen, anstatt déi schnellsten ze benotzen.

Gemeinsam Feeler 6: Soulaang de Programm stabil ass, méi laang Code a manner Effizienz sinn net kritesch.

Positiv Léisung: CPU Geschwindegkeet an Erënnerungsraum gi béid mat Suen kaaft. Wann Dir e puer méi Deeg verbréngt fir d'Programmeffizienz beim Schreiwen vum Code ze verbesseren, da sinn d'Käschtespueren duerch d'Reduktioun vun der CPU Frequenz an d'Reduktioun vun der Erënnerungskapazitéit definitiv derwäert. De CPLD / FPGA Design ass ähnlech.