Power integritas (Pi)
Power integralis, referred to as Pi, est ad confirmandas utrum voltage et vena de potentia fons et destination occurrit requisita. Power integritas manet unus de maximus challenges in summus celeritate PCB consilio.
In plano potentia integritas includit chip gradu, chip packaging gradu circuitus tabula gradu ratio elit. Inter eos virtutem integritas in circuitu tabula gradu occurrit sequentibus tribus requisitis:
I. Fac voltage Rippele ad chip pin minor quam specificationem (exempli gratia, in errore inter voltage et 1v minus est + / -50mv);
II. Imperium terram resiliant (etiam notum ut synchronous switching sonitus SSN et synchronous switching output sso);
III, reducere electro intercessiones (Tactus) et ponere electro compatibility (EMC): Power distribution Network (PDN) est maxima conductor in circuitu tabula, ita etiam facillimus antenna transmit et accipietis et facillimum est.
Power integritas quaestio
Potestas copia integritas quaestio maxime causatur a inconveniens consilio decoupling capacitor, gravi potentia circuitu, malos nummos multiplex copia / terram planum, irrationabilis consilio formationis et inaequalis. Per virtutem integritas simulatio, haec problems inventi sunt, tum in potentia integritas problems solvitur per sequentes modos:
(I) per adjusting latitudinem PCB Londini et crassitie Dielectric accumsan obviam requisitis proprietatem impedimentis, adjusting in occursum in occursum in occursum principium brevis backflow via signo linea, declinare potestate momenti signum linea, vitare phaenomenon momenti linea spatio;
(II) Power Impedance Analysis est conducted pro potestate copia usus est in PCB, et Capacititor erat additum est control potestas copia sub target impedimentis;
(III) In parte cum princeps current densitate, adjust in positus de fabrica ut hodiernam transitum per latior semita.
Power integritas Analysis
In virtute integritas Analysis, pelagus simulatio genera includit DC voltage gutta analysis, decoupling analysis et sonitus analysis. DC voltage gutta analysis includit analysis de complexed wiring et planum figuras in PCB et potest ad determinare quanta voltage erit amissa propter resistentiam aeris.
Displays current densitas et temperatus graphs de "calidum maculis" in Pi / scelerisque co-simulation
Decoupling analysis typically agit mutationes in valore, type et numerus capacitoribus in PDN. Unde necesse est includere parasitica inductance et resistentia capacitoris exemplar.
Et genus sonitus analysis potest variari. Non potest includere strepitu ex IC potestas paxillos, qui propagare circa circuitu tabula et potest esse coerceri a decoupling capacitors. Per sonitum analysis, potest investigare quam strepitus copulata ex uno foraminis ad alium, et potest analyze synchrono switching sonitus.