1. Электрондук тактаны DEBUG кайсы аспектилерден башташы керек?
Санариптик схемаларга келсек, алгач үч нерсени ирети менен аныктаңыз:
1) Бардык күч баалуулуктары дизайн талаптарына жооп берерин ырастаңыз. Бир нече энергия булактары бар кээ бир системалар кубат булактарынын тартиби жана ылдамдыгы үчүн белгилүү бир спецификацияларды талап кылышы мүмкүн.
2) Бардык сааттык сигнал жыштыктары туура иштеп жатканын жана сигналдын четтеринде монотондук эмес көйгөйлөр жок экендигин ырастаңыз.
3) баштапкы абалга келтирүү сигналы спецификациянын талаптарына жооп берерин ырастаңыз.
Эгерде булар нормалдуу болсо, чип биринчи цикл (цикл) сигналын жөнөтүшү керек. Андан кийин, системанын иштөө принцибине жана автобус протоколуна ылайык мүчүлүштүктөрдү оңдоо.
2. Белгиленген схеманын өлчөмү болгон учурда, дизайнда көбүрөөк функцияларды камтуу керек болсо, көбүнчө PCB изинин тыгыздыгын жогорулатуу керек, бирок бул издердин өз ара кийлигишүүсүн күчөтүшү мүмкүн жана ошол эле учурда , издер өтө ичке жана импедансты азайтуу мүмкүн эмес, сураныч, жогорку ылдамдыктагы (> 100MHz) жогорку тыгыздыктагы PCB дизайнындагы көндүмдөрдү киргизиңизчи?
Жогорку ылдамдыктагы жана жогорку тыгыздыктагы ПХБларды долбоорлоодо, кайчылаш интерференция (кроссталк интерференциясы) чындап эле өзгөчө көңүл бурууну талап кылат, анткени ал убакыт жана сигналдын бүтүндүгүнө чоң таасирин тийгизет. Бул жерде белгилей турган бир нече жагдайлар бар:
1) Зымдардын мүнөздүү импеданстарынын үзгүлтүксүздүгүн жана дал келүүсүн көзөмөлдөө.
Из аралыгынын өлчөмү. Жалпысынан бул аралык сызык туурасынан эки эсе көп экени көрүнүп турат. Модельдештирүү аркылуу трасса аралыктын убакытка жана сигналдын бүтүндүгүнө тийгизген таасирин билүүгө жана минималдуу чыдамдуу аралыкты табууга болот. Ар кандай чип сигналдарынын натыйжасы ар кандай болушу мүмкүн.
2) Тийиштүү токтотуу ыкмасын тандаңыз.
Бири-бирин каптаган зымдар бар болсо да, зымдары бирдей болгон эки чектеш катмардан качыңыз, анткени кайчылашуунун бул түрү бир катмардагы чектеш зымдарга караганда көбүрөөк.
Из аянтын көбөйтүү үчүн сокур/көмүлгөн vias колдонуңуз. Бирок PCB тактасынын өндүрүштүк наркы жогорулайт. Чынында эле толук параллелизмге жана иш жүзүндөгү ишке ашырууда бирдей узундукка жетишүү кыйын, бирок муну дагы эле жасоо зарыл.
Мындан тышкары, дифференциалдык токтотуу жана жалпы режимди токтотуу убакытка жана сигналдын бүтүндүгүнө таасирин азайтуу үчүн сакталышы мүмкүн.
3. Аналогдук электр булагы боюнча чыпкалоо көбүнчө LC схемасын колдонот. Бирок, эмне үчүн LC чыпкалоочу таасири кээде RC караганда жаман?
LC жана RC чыпкалоо эффекттерин салыштырууда чыпкалануучу жыштык тилкеси жана индуктивдүүлүктү тандоо туурабы же жокпу каралышы керек. Анткени индукциянын индуктивдүүлүгү (реактивдүүлүк) индуктивдүүлүктүн чоңдугуна жана жыштыгына байланыштуу. Эгерде электр менен жабдуунун ызы-чуу жыштыгы төмөн болсо, ал эми индуктивдүүлүктүн мааниси чоң болбосо, чыпкалоо эффектиси RC сыяктуу жакшы болбошу мүмкүн.
Бирок, RC чыпкалоону колдонуунун баасы резистордун өзү энергияны сарптайт жана эффективдүүлүгү начар жана тандалган резистор туруштук бере ала турган күчкө көңүл буруңуз.