LDO에 비해 DC-DC 회로는 훨씬 더 복잡하고 잡음이 많으며 레이아웃 및 레이아웃 요구 사항이 더 높습니다. 레이아웃의 품질은 DC-DC의 성능에 직접적인 영향을 미치므로 DC-DC의 레이아웃을 이해하는 것이 매우 중요합니다.

1. 잘못된 레이아웃
●EMI, DC-DC SW 핀은 더 높은 dv/dt를 가지며, 상대적으로 높은 dv/dt는 상대적으로 큰 EMI 간섭을 유발합니다.
●접지 노이즈, 즉 접지선이 좋지 않아 접지선에 상대적으로 큰 스위칭 노이즈가 발생하며 이러한 노이즈는 회로의 다른 부분에 영향을 미칩니다.
●배선에 전압 강하가 발생합니다. 배선이 너무 길면 배선에 전압 강하가 발생하여 DC-DC 전체의 효율이 저하됩니다.

2. 일반 원칙
●대전류 회로를 가능한 한 짧게 전환하십시오.
●신호 접지와 고전류 접지(전원 접지)가 별도로 라우팅되어 칩 GND의 단일 지점에 연결됩니다.

①짧은 스위칭 루프
아래 그림의 빨간색 LOOP1은 DC-DC 하이사이드 파이프가 켜져 있고 로우사이드 파이프가 꺼져 있을 때 전류 흐름 방향입니다. 녹색 LOOP2는 높은 쪽 파이프가 닫히고 낮은 쪽 파이프가 열렸을 때 전류 흐름 방향입니다.

두 개의 루프를 가능한 한 작게 만들고 간섭을 줄이려면 다음 원칙을 따라야 합니다.

●인덕턴스는 SW 핀에 최대한 가깝습니다.
●VIN 핀에 최대한 가까운 입력 커패시턴스;
●입력 및 출력 커패시터의 접지는 PGND 핀에 가까워야 합니다.
●동선을 놓는 방법을 사용하십시오.

왜 그렇게 하시겠습니까?

●선이 너무 가늘고 길면 임피던스가 증가하고 전류가 크면 이 큰 임피던스에서 상대적으로 높은 리플 전압이 생성됩니다.
●선이 너무 가늘고 길면 기생 인덕턴스가 증가하고, 인덕턴스에 대한 커플링 스위치 노이즈가 DC-DC의 안정성에 영향을 미치고 EMI 문제를 일으킬 수 있습니다.
●기생 용량 및 임피던스는 스위칭 손실 및 온-오프 손실을 증가시키고 DC-DC 효율에 영향을 미칩니다.

②단점접지
단일점 접지란 신호 접지와 전원 접지 사이의 단일 지점 접지를 의미합니다. 전원 접지에는 상대적으로 큰 스위칭 잡음이 있으므로 FB 피드백 핀과 같은 민감한 작은 신호에 간섭을 일으키는 것을 방지해야 합니다.

● 고전류 접지: L, Cin, Cout, Cboot는 고전류 접지 네트워크에 연결됩니다.
●저전류 접지: Css, Rfb1, Rfb2는 신호 접지 네트워크에 별도로 연결됩니다.

다음은 TI 개발 보드의 레이아웃입니다. 빨간색은 위쪽 튜브가 열렸을 때의 전류 경로이고, 파란색은 아래쪽 튜브가 열렸을 때의 전류 경로입니다. 다음 레이아웃에는 다음과 같은 장점이 있습니다.

●입력 및 출력 커패시터의 GND는 구리로 연결됩니다. 조각을 설치할 때 두 조각의 접지를 최대한 하나로 모아야 합니다.
●Dc-Dc-ton과 Toff의 전류 경로는 매우 짧습니다.
●오른쪽의 작은 신호는 단일 지점 접지로 왼쪽의 큰 전류 스위치 노이즈의 영향에서 멀리 떨어져 있습니다.

3. 예시

일반적인 DC-DC BUCK 회로의 레이아웃은 아래와 같으며 SPEC에는 다음 사항이 나와 있습니다.
●입력 커패시터, 하이에지 MOS 튜브 및 다이오드는 가능한 작고 짧은 스위칭 루프를 형성합니다.
●Vin 핀 핀에 최대한 가까운 입력 커패시턴스;
●모든 피드백 연결이 짧고 직접적인지 확인하고 피드백 저항기와 보상 요소가 칩에 최대한 가까이 있는지 확인하세요.
●FB와 같은 민감한 신호에서 멀리 떨어진 SW;
● VIN, SW, 특히 GND를 넓은 구리 영역에 별도로 연결하여 칩을 냉각시키고 열 성능과 장기적인 신뢰성을 향상시킵니다.

4. 요약

DC-DC 회로의 레이아웃은 매우 중요하며 이는 DC-DC의 작동 안정성과 성능에 직접적인 영향을 미칩니다. 일반적으로 DC-DC 칩의 SPEC은 설계 시 참조할 수 있는 레이아웃 지침을 제공합니다.